ТЕХНОЛОГИЯ ИСПОЛНЕНИЯ

ТЕХНОЛОГИЯ ИСПОЛНЕНИЯ. Множественное предсказание ветвлений предсказывает направления ветвлений программы, увеличивая загруженность процессора.

Анализ потока данных в результате анализа зависимости инструкций друг от друга процессор разрабатывает оптимизированный график их выполнения. Спекулятивное исполнение исполняет инструкции в соответствии с оптимизированным графиком спекулятивно, обеспечивая загруженность блоков суперскалярного исполнения и повышая общую производительность. 2.3.5. ТЕХНОЛОГИЯ MMX Технология MMX содержит новые инструкции и типы данных, позволяющие достигать новых уровней производительности.

Технологи MMX представляет собой набор базовых целочисленных инструкций общего назначения, которые могут быть легко использованы в мультимедийных и коммуникационных приложениях. Основные особенности технологии MMX - использование метода обработки множественных данных в одной инструкции Single Instruction, Multiple Data - SIMD - 57 новых инструкций - восемь 64-разрядных регистров - четыре новых типа данных - другие возможности.

Высокопроизводительная архитектура двойной независимой шины системная шина и шина кэш обеспечивает повышение пропускной способности и производительности, а также масштабируемость при использовании будущих технологий. Системная шина поддерживает множественные транзакции, что повышает пропускную способность.

Она обеспечивает поддержку до двух процессоров, что позволяет получить недорогое решение, обеспечивающее существенное повышение производительности многозадачных операционных систем и приложений. 512 Kб. общей неблокируемой кэш-памяти второго уровня повышают производительность, снижая среднее время доступа к памяти и обеспечивая быстрый доступ к используемым инструкциями и данным. Производительность повышается и за счет использования выделенной 64-разрядной шины кэш-памяти.

Тактовая частота шины кэш второго уровня определяется тактовой частотой процессора. Так, если частота процессора составляет 266 МГц, то частота шины кэш равна 133 МГц, что вдвое больше скорости доступа к кэш процессора Pentium. Для будущих процессоров Pentium II планируется использовать шины кэш с ECC. Процессор имеет также раздельные кэш первого уровня 16К 16К , каждая из которых вдвое больше объема кэш процессора Pentium Pro. Конвейерный блок вычислений с плавающей запятой FPU поддерживает определенные стандартом IEEE 754 32- и 64-разрядные форматы данных, а также формат 80-bit. При работе с тактовой частотой 300 МГц блок выполняет более 300 млн инструкций с плавающей запятой в минуту MFLOPS . Защита по четности сигналов адресации запроса и ответа системной шины с возможностью повторения обеспечивает высокую надежность и интеграцию данных.

ECC Error Correction Code позволяет корректировать 1-битные и выявлять 2-битные ошибки системной шины. Процессор Pentium II также имеет несколько функций тестирования и контроля производительности.

Это Встроенный Self Test BIST обеспечивает единичное константное восстановление ошибок микрокода и больших логических устройств, а также тестирование кэш инструкций, кэш данных, буферов Translation Lookaside TLB и ROM. Порт доступа к стандартному тесту IEEE 1149.1 и механизм сканирования границ позволяют производить тестирование процессора Pentium II и соединений системы с помощью стандартного интерфейса.

Встроенные счетчики производительности обеспечивают управление производительностью и подсчет событий. 2.4.