Одноразрядные двоичные сумматоры

В цифровых устройствах применяются одноразрядные суммирующие схемы на два и три входа, причем первую называют полусумматором, вторую - полным одноразрядным сумматором.

Рассмотрим синтез полусумматоров, имеющих два входа а и b. Выходными сигналами такого устройства являются сумма S и перенос Р, которые вырабатываются согласно таблице 1 функционирования данного устройства.

Таблица 1

Из таблицы следует, что полусумматор описывается двумя переключательными функциями:

S = not(a)*b + a*not(b), P = a*b (1) либо S = not(not(a)not(b) + a*b), P = a*b (2).

Его реализация на основании соотношений (1) либо (2) требует наличия, во-первых, логических элементов И, ИЛИ, НЕ, во-вторых, прямых a, b и инверсных а, b кодов слагаемых.

Воспользовавшись правилом инверсии, преобразуем (1) к виду, позволяющему построить полусумматор на логических элементах И-НЕ.

При синтезе комбинационных устройств (КУ) с несколькими выходами целесообразно логические функции преобразовать так, чтобы одно и то же логическое выражение в разных формулах использовалось несколько раз. Это позволит сократить общее количество логических элементов, необходимых для построения КУ.

В результате преобразования получим S = a*(not(P)) + b*(not(P)) P = a*b. Приведем их к виду, удобному для построения полусумматора только на элементах И-НЕ: S = not(not(a*not(P))not(b*not(p))) P=not(not(a*b)) (3).

Переключательные функции (3) реализуются на четырех двухвходовых схемах И-НЕ и одном инверторе.

Рис. 13.1. Реализация полусумматора на элементах И-НЕ, И-ИЛИ-НЕ (а) и его условное обозначение(б)

Сумматор в отличие от полусумматора должен воспринимать не два, а три входных сигнала: два слагаемых a, b и сигнал переноса с предыдущего разряда P. Вообще говоря, сумматор можно построить из двух полусумматоров и одной схемы ИЛИ (рис. 13.2).

Рис. 13.2. Полный одноразрядный сумматор на основе полусумматоров (а) и его условное обозначение (б)

Однако такая схемотехническая реализация не является экономичной ни по числу используемых логических схем, ни по быстродействию. Поэтому схему сумматора синтезируют как единое устройство.

Составим таблицу функционирования полного одноразрядного сумматора (табл. 2).

Таблица 2

Из таблицы следует
S = not(a)*not(b)*p + not(a)*b*not(p) + a*not(b)not(p) + a*b*p, (4)
P = not(a)*b*p + a*not(b)*p + a*b*not(p) + a*b*p.

Используя диаграммы Вейча можно преобразовать выражение до результата
S = a*b*p + a*not(b)not(p) + not(a)*b*not(p) + not(a)*not(b)*p, (5)
P = a*b + a*p + b*p.

Для реализации сумматора по соотношениям (1) либо (5) требуются схемы И, ИЛИ, НЕ, а также парафазные входные сигналы.

Можно построить и более экономичные схемы, если преобразовать функцию S таким образом, чтобы функция Р либо ее инверсия входила явно в функцию S. Этот прием упрощения предполагает, что функция Р уже реализована, и мы хотим добиться упрощения структуры для S, имея в качестве базовой схемы логическую схему функции Р. Считая Р четвертой независимой переменной, построим таблицу истинности для S (табл. 3).

Таблица 3

В таблице избыточные комбинации, т. е. такие, которые не могут встретиться при работе сумматора, отмечены крестиками, т.е. функция S по отношению к набору переменных a, b, p, P является не полностью определенной. Используя еще раз диаграммы Вейча можно доопределить данную функцию и результат преобразования примет вид
S = a*b*p + not(P)*a + not(P)*b + not(P)*p, (6)
P = a*b + a*p + b*p.

Функции (6) удобно реализовать в базисе И-ИЛИ-НЕ, что и показано на рис. 13.3.

Рис. 13.3. Схема одноразрядного сумматора с парафазными входными сигналами