Системы ввода - вывода и интерфейсы

«Системы ввода - вывода и интерфейсы»

 

ВВЕДЕНИЕ.. 3

Глава 1. Основные принципы построения систем ввода-вывода и интерфейсов.. 3

1.1. Роль и место систем ввода-вывода и интерфейсов в компьютере.. 3

1.2. Основные принципы организации передачи информации в вычислительных системах …………………………………………………………….9

1.3Компьютерные коммуникации и интерфейсы... 34

1.4. Системные интерфейсы и шины расширения.. 36

1.5. Интерфейсы периферийных устройств.. 31

1.6. Структура систем ввода-вывода.. 35

1.7. Основные функции и принципы построения интерфейсов.. 35

1.8. Протоколы передачи данных в компьютерных интерфейсах.. 35

1.8.1. Алгоритмы протоколов передачи данных. 35

1.8.2. Протокол параллельных интерфейсов. 37

1.8.3. Протоколы последовательных интерфейсов……………………………………………49

1.8.4. Принципы взаимодействия шин расширения и интерфейсов периферийных устройств. 31

Глава 2. Шины расширения.. 33

2.1. Шина ISA.. 33

2.1.1. Введение. 3

2.1.2. Характеристики задатчиков на шине. 34

2.1.3. Общее описание шины ISA.. 57

2.1.4. Описание сигналов на шине ISA.. 30

2.1.5. Циклы шины.. 67

2.2. Шина PCI. 32

2.2.1. Архитектура шины PCI. 32

2.2.2. Описание сигналов шины.. 33

2.2.3. Команды шины.. 36

2.2.4. Разновидности операций на шине. 77

2.3. Шина pci express и Hyper Transport.. Ошибка! Закладка не определена.4

2.3.1. PCI Express (3GIO) 84

2.3.2. HyperTransport 90

Глава 3. Интерфейсы периферийных устройств.. 97

3.1. Параллельный интерфейс: LPT-порт.. 97

3.1.1 ИНТЕРФЕЙС Centronics …………………………………………………………………97…

3/1/2 Традиционный LPT-порт………………………………………………………………..98

3.1.3. Функции BIOS для LPT-порта. 30

3.1.4. Стандарт IEEE 1284-1994. 30

3.1.5. Физический и электрический интерфейс. 31

3.1.6. Режим ЕРР.. 31

3.1.7. Режим ЕСР.. 305

3.1.8. Конфигурирование LPT-портов. 306

3.1.9. Использование параллельных портов. 307

3.1.10. Параллельный порт и РпР.. 307

3.2. Последовательные интерфейсы: COM-порт.. 108

3.2.1Интерфейс RS-232 ………………………………………………………………………….110_Toc186279266

3.2.2. Электрический интерфейс. ….. .. 32

3.2.3. Управление потоком передачи. 31

3.2.4. Микросхемы асинхронных приемопередатчиков. 313

3.3. Интерфейс SCSI. 118

3.3.1. Введение………………………………………………………………………………………..11

3.3.2. Описание сигралов…………………………………………………………………………123.

3.3.3. Описание сообщений и управление интерфейсом.. 327

3.3.4. Описание команд. 31

3.3.5. Типы ПУ.. 339

3.3.6. Конфигурирование устройств SCSI. 343

3.4. Интерфейс USB.. 344

3.4.1. Общая информация. 344

3.4.2. Обзор архитектуры.. 345

3.4.3. Модель передачи данных. 349

3.4.4. Протокол. 352

ГЛАВА 4. ИНТЕРФЕЙСЫ УСТРОЙСТВ ХРАНЕНИЯ (ВНЕШНИХ ЗУ)……………… 160

Глава 5. АППАРАТНЫЕ СРЕДСТВА интерфейсов………………………………… 164

5.1 МИКРОСХЕМЫ СИСТЕМНОЙ ЛОГИКИ.................................................................…. 164

5.1.1 Чипсеты…………………………………………………………………………………. 164

5.2ТАЙМЕР……………………………………………………………………………………… 174

5.2.1 Введение.....................................................................................................................................174

5.2.2Программирование таймера………………………………………………………………...177

5.2.3 Режимы работы……………………………………………………………………………...180

ВВЕДЕНИЕ

^{в начало}

При изучении систем ввода-вывода и интерфейсов необходимо представлять основные принципы построения средств вычислительной техники, которые в основном определяются той элементной базой, на которой строятся компьютеры. С этой точки зрения весь период развития вычислительной техники от первого компьютера до современных вычислительных машин можно разбить на два этапа. Первый – это этап до появления современных интегральных схем и микропроцессоров. Второй – после их появления и начала выпуска персональных компьютеров (ПК).

На первом этапе компьютеры разрабатывались и изготовлялись на своей собственной элементной базе, их устройства (процессор, ОЗУ, устройства управления и т.п.) имели архитектуру и структуру, присущую только данному компьютеру, связь между устройствами и узлами осуществлялась с помощью интерфейсов, используемых только этим типом вычислительной машины. Стандарты применялись, но в основном касались ПУ, а не внутренних устройств. Поэтому машины разных фирм были не совместимы по элементной базе, устройствам и конструктиву. Это относилось как к большим, так и к малым вычислительным машинам. Это машины типа IBM 360 (370) , DEC PDP-11, БЭСМ-1 (2,6), ЕС ЭВМ-1033 (1040, 1060), СМ-1 (2,3,4), «Урал», «Наири» и т.д. Каждый тип компьютера был в определенной степени уникален.

На втором этапе изменился принцип построения вычислительной техники. Она стала основываться на правиле трех «М»: модульность, микропрограммируемость и магистральность. Модуль представляет из себя функционально полное и конструктивно законченное устройство, серийно выпускаемое и программно (микропрограммно) управляемое (настраиваемое). Компьютеры собираются на основе этих модулей с помощью стандартных каналов связи – интерфейсов. В этом случае модули (устройства) выпускают одни фирмы, а изготовляют компьютер – другие. Модули конструктивно и функционально разнообразны, но совместимы по своим интерфейсам. Модули выпускаются в виде микросхем различного типа (МП, память, ChipSet), съемных плат (материнская плата, платы расширения), различных типов ПУ. Функционально они соответствуют тем устройствам, которые реализуют преобразование, хранение и передачу информации: процессор, ОЗУ, схема управления, устройства ввода и вывода и т.п.

На втором этапе существенно возросла роль стандартизации, без которой разработка и выпуск компьютеров стал невозможен.

Роль и значение систем ввода-вывода и интерфейсов в последнее время существенно возросла. Это связано, прежде всего, с быстрым ростом производительности микропроцессоров. Частота их работы имеет значение в сотни мегагерц (Pentium III), увеличивается их разрядность: 32, 64, 128, 256 бита. Растет емкость оперативных запоминающих устройств, достигая сотен мегабайт и гигабайт. Уменьшается время доступа ОЗУ, составляя единицы и доли наносекунд. Увеличивается количество ПУ, подключаемых к компьютеру, растет их скорость работы. Емкость модуля жестких магнитных дисков уже составляет десяток гигабайт. Увеличивается объем графической информации, выводимый на монитор, широко используется 3- мерная графика, «живое видео».

Все это требует соответствующего увеличения скорости передачи информации до сотен мегабайт в секунду и более и такой организации взаимосвязи устройств в вычислительной системе, которая бы исключала потери процессорного времени и равномерно загружала бы работой все устройства компьютера.

Учебное пособие посвящено рассмотрению роли и места систем ввода-вывода и интерфейсов в вычислительных системах, изложению принципов их построения и функционирования. Оно содержит материалы о наиболее широко используемых интерфейсах ISA, PCI, AGP, SCSI,USB, а также компьютерные лабораторные работы, облегчающие и помогающие изучению этих материалов.

Учебное пособие предназначено для студентов, специализирующихся в области вычислительной техники и программирования. Знание интерфейсов позволит разработчику аппаратуры более грамотно подойти к выбору варианта, соответствующего поставленной задаче. Знания материалов этого пособия необходимы системным интеграторам. Без этих знаний они не смогут подобрать требуемый набор устройств и оптимально объединить их в систему. Сведения учебного пособия помогут системным программистам при разработке собственных драйверов ПУ или адаптировать чужие разработки.

В основе учебного пособия лежат курсы лекций «Компьютерные коммуникации и периферия», «Система ввода-вывода и интерфейсы», читаемые студентам дневных и вечерних форм обучения МИФИ, а также материалы книги Гук М. «Интерфейсы ПК»: Справочник – С.-П.: Питер-Ком,1999 и Web-серверов www.ixbt.ru, www.citforum.ru.

Глава 1. Основные принципы построения систем ввода-вывода и интерфейсов

 

Роль и место систем ввода-вывода и интерфейсов в компьютере

Компьютер выполняет три основные функции: преобразование, хранение и передачу информации. В соответствии с этим компьютер условно делится на три части. Процессор,…

Основные принципы организации передачи информации в вычислительных системах

В процессе работы компьютера передача информации по одному и тому же интерфейсу в один и тот же момент времени идет только между двумя устройствами… Таким образом, пассивными устройствами являются либо ОЗУ, либо ПУ. Со стороны процессора средства управления этими…

Компьютерные коммуникации и интерфейсы

Интерфейсы, используемые при построении вычислительных систем, весьма разнообразны и различаются между собой по определенным критериям и… Кратко остановимся на некоторых понятиях и определениях. Канал – среда передачи информации, представляемой в виде определенных сигналов. Канал реализуется с помощью тех или…

Системные интерфейсы и шины расширения

Основой высокой производительности вычислительной машины любого типа является центральный процессор (ЦПр), состоящий из микропроцессора (МП) и… Поэтому внутренние шины делят на шины, обеспечивающие связь процессора с… Шинам процессор-память заранее известны все типы и параметры устройств, которые должны соединяться между собой, шина…

Интерфейсы периферийных устройств

Шины ввода-вывода взаимодействуют с ПУ не непосредственно, а с помощью внешних интерфейсов (интерфейсов периферийных устройств). В отличие от шин расширения, шины внешних интерфейсов имеют большую длину и… Внешние интерфейсы ПУ можно разделить на две группы: специализированные интерфейсы и универсальные интерфейсы.

Структура систем ввода-вывода

Структура систем ввода-вывода представляет из себя совокупность взаимосвязанных внутренних и внешних интерфейсов (шин), посредством которых все… Причем каждая шина имеет определенную скорость передачи информации, и к ней… Кроме того, в структуру систем ввода-вывода входят устройства управления шинами и схемы организации процессов передачи…

Основные функции и принципы построения интерфейсов

Интерфейсы, используемые в вычислительных системах, очень разнообразны (см. таблицы 3 и 4), но их функции и основы построения являются достаточно… Для большей конкретности рассматривать все вопросы будем на примере… Главная задача интерфейса заключается в организации надежной передачи информации от источника к приемнику в заданный…

Протоколы передачи данных в компьютерных интерфейсах

Алгоритмы протоколов передачи данных

Управление передачей информации при выполнении процессов ввода или вывода с помощью того или иного стандартного интерфейса (шины) осуществляется… Несмотря на большое разнообразие интерфейсов, их протоколы строятся на основе… Прежде чем рассматривать алгоритмы процессов передачи информации на шине, определим основные состояния, в которых…

Протокол параллельных интерфейсов

Рассмотрим протокол параллельных интерфейсов при трех и двух шинной архитек­туре, при синхронной и асинхронной передаче данных, для операций записи… В режиме прерываний этапу передачи данных предшествует этап селекции и… На рисунке 1.22 приведены протоколы записи и чтения для трехшинной архитектуры при синхронной передаче данных.…

Протоколы последовательных интерфейсов

В случае последовательных компьютерных интерфейсов взаимосвязь устройств по этому интерфейсу осуществляется по принципу «точка-точка» или по схеме… В связи с этим протоколы последовательных интерфейсов используют те же… Последовательный интерфейс, как правило, соединяет главный контроллер (хост-контроллер) или просто контроллер…

Принципы взаимодействия шин расширения и интерфейсов периферийных устройств

При передаче информации между ПУ и ЦПр данные проходят по двум интерфейсам: внутреннему (шина расширения, например, PCI) и внешнему (интерфейс… Взаимодействие этих интерфейсов происходит с помощью специальных сигналов, флагов ввода (IBF) и вывода (). На рисунке…

Глава 2. Шины расширения

 

Шина ISA

 

Введение

Виды устройств, работающие на шине ISA

^{в начало}

Шина ISA (Industrial Standart Arhitecture) является фактически стандартной шиной для персональных компьютеров типа IBM PC/AT и совместимых с ними. Шина EISA, с которой ряд фирм выпускал персональные компьютеры, уступила шине PCI и в настоящее время используется редко.

Основные отличия шины ISA персонального компьютера IBM PC/AT от своей предшественницы - шины компьютера IBM PC/XT заключаются в следующем:

· шина AT компьютеров позволяет использовать на внешних платах как 16-разрядные устройства ввода/вывода, так и 16-разрядную память;

· цикл доступа к 16-разрядной памяти на внешней плате может быть выполнен без вставки тактов ожидания;

· объем непосредственно адресуемой памяти на внешних платах может достигать 16 Мб;

· внешняя плата может становиться хозяином (задатчиком) на шине и самостоятельно осуществлять доступ ко всем ресурсам как на шине, так и на материнской плате.

 

Виды устройств, работающие на шине ISA

При описании шины целесообразно представить компьютер как состоящий из материнской платы (motherboard) и внешних плат, которые взаимодействуют между… Чисто условно, для удобства понимания функционирования шины ISA, будем… Центральный процессор (ЦП) - является основным задатчиком на шине. По умолчанию именно ЦП будет считаться задатчиком…

Характеристики задатчиков на шине

Центральный процессор

Контроллер ПДП

Внешняя плата

2.1.2.4. Режимы прямого доступа к памяти или к устройствам ввода/вывода

Режим сброса

Контроллер регенерации памяти

 

Центральный процессор

Центральный процессор по умолчанию является основным владельцем шины, контроллер ПДП и контроллер регенерации памяти могут стать задатчиками на… Центральный процессор может быть источником как 16-разрядных операций, так и…  

Контроллер ПДП

Сигналы для поддержки ПДП заводятся с разъема непосредственно на контроллер ПДП, выполненный, как правило, на микросхеме Intel 8237A. Когда режим… Если запрос на ПДП требуется устройству ввода/вывода, то следует учесть, что… ПРИМЕЧАНИЕ: 8-разрядная память со своей стороны может передавать данные в режиме ПДП только 8-разрядным устройствам…

Внешняя плата

Внешние платы могут функционировать в 5 различных режимах: задатчика шины, памяти и устройств ввода/вывода прямого доступа, памяти и устройств… Только 16-разрядные платы с двумя интерфейсными разъемами могут становиться… Внешняя плата, захватив шину, может выполнять любые циклы доступа, так же как центральный процессор. Единственное…

Режим сброса

^{в начало}

Все внешние платы оказываются в режиме сброса при разрешенном сигнале RESET DRV; иначе этот режим невозможен. Все выходы с тремя состояниями на плате должны быть в третьем состоянии и все выходы с открытым коллектором должны быть в состоянии логической единицы на время не менее 500 нс после разрешения сигнала RESET DRV. Все внешние платы должны завершить свою инициализацию за время не более 1 мс после разрешения сигнала RESET DRV и быть готовыми к выполнению циклов доступа на шине. Любые операции на шине возможны только после запрещения сигнала RESET DRV.

 

Контроллер регенерации памяти

Контроллер регенерации памяти выполняет циклы чтения памяти по специальным адресам на материнской плате и внешних платах для регенерации информации… Когда выполняется цикл регенерации, контроллер регенерации вырабатывает…  

Общее описание шины ISA

Адресное пространство при обращении к памяти

2.1.3.2. Адресное пространство для устройств ввода/вывода

Структура прерываний

Перестановщик байтов

^{в начало}

В данной главе рассматриваются характеристики шины, не зависящие от типа устройства, захватившего шину.

 

Адресное пространство при обращении к памяти

Максимальное адресное пространство при обращении к памяти, поддерживаемое шиной ISA, 16 Мб (24 линии адреса), но не все слоты поддерживают полностью… ПРИМЕЧАНИЕ: Память на материнской плате или внешней плате считается 16-… ВНИМАНИЕ! Микросхемы динамической памяти требуют циклов регенерации через каждые 15 мкс. Если циклы регенерации…

Структура прерываний

Линии запроса на прерывания непосредственно заведены на контроллеры прерываний типа Intel 8259A. Контроллер прерываний будет реагировать на запрос… ОСОБЕННОСТИ ДЛЯ ВНЕШНИХ ПЛАТ. Линии запроса на прерывания заведены на все…  

Описание сигналов на шине ISA

Сигналы адреса

Командные сигналы

Центральные сигналы управления

Сигналы прерывания

Сигналы режима ПДП

Питание

^{в начало}

В этой главе описываются все сигналы на шине ISA. Для лучшего понимания функционирования шины целесообразно разбить все сигналы на 7 групп: АДРЕСА, ДАННЫЕ, СИНХРОСИГНАЛЫ, КОМАНДНЫЕ СИГНАЛЫ, СИГНАЛЫ РЕЖИМА ПДП, ЦЕНТРАЛЬНЫЕ СИГНАЛЫ УПРАВЛЕНИЯ, СИГНАЛЫ ПРЕРЫВАНИЯ, ПИТАНИЕ. Информация о направленности сигналов (вход, выход или двунаправленный) приводится относительно задатчика на шине.

 

Сигналы адреса

Группа сигналов адреса включает в себя адреса, вырабатываемые текущим задатчиком на шине. На шине ISA есть два вида сигналов адреса,… SA<19...0> [8] [8/16] Адресные сигналы этого типа поступают на шину с регистров адреса, в которых адрес "защелкивается". Сигналы…

Центральные сигналы управления

Группа центральных сигналов управления состоит из сигналов различных частот, сигналов управления и ошибок. -MASTER Сигнал -MASTER (Master - Ведущий) должен вырабатываться только той внешней платой, которая желает стать задатчиком на…

Сигналы прерывания

Группа сигналов прерывания используется для запроса на прерывание центрального процессора. ПРИМЕЧАНИЕ: Обычно сигналы запроса на прерывания присоединены к контроллеру… IRQ<15,14,12,11,10> [8/16] IRQ<9,7...3> [8]

Сигналы режима ПДП

Эти сигналы поддерживают циклы пересылки данных при прямом доступе в память. ПРИМЕЧАНИЕ: Каналы ПДП <3...0> поддерживают только пересылки 8-разрядных… DRQ<7...5,0> [8] [8/16] DRQ<3,2,1> [8]

Питание

Для питания внешних плат на шине ISA используются 5 напряжений питания постоянного тока: +5 В, -5 В, +12 В, -12 В, 0 В (корпус - Ground). Все линии… Максимально допустимые токи потребления для внешней платы по каждому… Таблица 2.3. Максимальные токи потребления внешней платой Напряжение [8] [8/16] …

Циклы шины

Цикл Доступа к Ресурсу

Цикл Доступа к Ресурсу - 0 тактов ожидания

Цикл Доступа к Ресурсу - Нормальный цикл

Цикл Доступа к Ресурсу - Удлиненный цикл

Цикл Регенерации - Введение

Цикл Регенерации - Нормальный цикл

Цикл Регенерации - Удлиненный цикл

Цикл ПДП

Цикл ПДП - Нормальный цикл

Цикл ПДП - Удлиненный цикл

Цикл Захвата Шины

Циклы шины ISA всегда асинхронны по отношению к SYSCLK. Различные сигналы разрешаются и запрещаются в любое время; внутри допустимых интервалов… На шине существуют 4 индивидуальных типа циклов: Доступ к Ресурсу, ПДП,… Структурно циклы отличаются по типу задатчика на шине и видами ресурсов доступа на ней. Внутри типа цикла существуют…

Цикл Доступа к Ресурсу

Центральный процессор начинает цикл Доступа к Ресурсу выработкой сигнала BALE, сообщающего всем ресурсам об истинности адреса на линиях… ОСОБЕННОСТИ ДЛЯ ВНЕШНИХ ПЛАТ. Внешняя плата, захватившая шину, также начинает…  

Цикл Доступа к Ресурсу - 0 тактов ожидания

Цикл доступа с 0 тактов ожидания - наиболее короткий цикл из всех возможных на шине. Этот цикл может быть выполнен только при доступе ЦП или внешней… ПРИМЕЧАНИЯ: Если сигнал -0WS разрешается ресурсом доступа, то задатчик не… ОСОБЕННОСТИ ДЛЯ ВНЕШНИХ ПЛАТ. Внешняя плата, захватившая шину, выполняет цикл доступа с 0 тактов ожидания точно также…

Цикл Доступа к Ресурсу - Нормальный цикл

^{в начало}

Нормальный цикл может быть выполнен ЦП или внешней платой (если она владеет шиной) при доступе к 8- или 16-разрядному УВВ или к памяти. После выдачи на шину сигналов адреса задатчик разрешает командные сигналы -MEMR, -MEMW, -I/OR или -I/OW. В ответ ресурс должен разрешить сигнал I/O CH RDY в соответствующее время, так как иначе цикл будет завершен как удлиненный. Разрешение I/O CH RDY заставляет задатчика завершить цикл за фиксированный период времени (этот период кратен периоду SYSCLK, но не синхронизирован с ним). Длительность нормального цикла определяется временем разрешения сигналов -MEMR, -MEMW, -I/OR или -I/OW которое, в свою очередь, зависит от размера данных и адреса ресурса доступа.

 

Цикл Доступа к Ресурсу - Удлиненный цикл

^{в начало}

Удлиненный цикл может быть выполнен ЦП или внешней платой (если она владеет шиной) при доступе к 8- или 16-разрядному УВВ или к памяти. Задатчик на шине выполняет удлиненный цикл в том случае, если ресурс, к которому осуществляется доступ, не разрешает в соответствующее время после разрешения командного сигнала сигнал I/O CH RDY. Задатчик продолжает разрешать командный сигнал до тех пор, пока ресурс не разрешит сигнал I/O CH RDY. Период времени удлиненного цикла также кратен SYSCLK, но не синхронизирован с ним.

 

Цикл Регенерации - Введение

^{в начало}

Контроллер регенерации пытается захватить шину по истечении 15 мкс с последнего цикла регенерации двумя способами: если шиной владеет центральный процессор, то он по завершении выполнения текущей команды передает шину контроллеру регенерации; если шиной владеет контроллер ПДП, то шина будет передана контроллеру регенерации только по завершении циклов пересылки данных контроллером ПДП.

Назначение следующих сигналов во время цикла регенерации имеют оригинальную интерпретацию:

-REFRESH - разрешение этого сигнала сообщает о начале цикла регенерации;

Адрес - контроллер регенерации вырабатывает только сигналы по линиям адреса SA<7...0>, остальные сигналы адреса не определены;

-MEMR - сигнал -MEMR разрешается контроллером регенерации, при этом сигнал -SMEMR будет разрешен материнской платой;

SD<15...0> - линии данных игнорируются контроллером регенерации и все ресурсы на шине обязаны перевести свои выходы по линиям данных в третье состояние;

эти сигналы игнорируются контроллером регенерации:

-0WS

-MEM CS16

-I/O CS16

ОСОБЕННОСТИ ДЛЯ ВНЕШНИХ ПЛАТ. Когда внешняя плата является задатчиком на шине, она должна самостоятельно разрешать сигнал -REFRESH для запуска цикла регенерации памяти.

 

2.1.5.2.1. Цикл Регенерации - Нормальный цикл

^{в начало}

Нормальный цикл регенерации контроллер регенерации начинает с разрешения сигнала -MEMR, в ответ ресурс должен разрешить сигнал I/O CH RDY в соответствующее время, так как иначе цикл будет завершен как удлиненный. Длину цикла фактически определяет только продолжительность сигнала -MEMR.

 

Цикл Регенерации - Удлиненный цикл

^{в начало}

Удлиненный цикл контроллер регенерации выполняет в том случае, если хотя бы один ресурс доступа не разрешает сигнал I/O CH RDY в соответствующее время после разрешения сигнала -MEMR. Контроллер регенерации продолжает разрешать сигнал -MEMR до того, как сигнал I/O CH RDY будет разрешен всеми ресурсами на шине. Период времени удлиненного цикла также кратен SYSCLK, но не синхронизирован с ним.

 

Цикл ПДП

Цикл ПДП подобен циклу доступа, который выполняет другой владелец шины. Циклы ПДП запускаются после разрешения сигнала -DACK контроллером ПДП.… Циклы ПДП выполняются только между памятью и устройствами ввода/вывода.… УВВ, запрашивающее режим ПДП на шине, разрешает сигнал DRQ соответствующего канала. Если задатчиком на шине является…

Цикл ПДП - Удлиненный цикл

^{в начало}

Удлиненный цикл ПДП выполняется контроллером ПДП также как и нормальный цикл, за исключением того, что при удлиненном цикле сигнал I/O CH RDY не разрешается в соответствующее время после того, как командный сигнал будет разрешен. Контроллер ПДП продолжает разрешать командные сигналы до тех пор, пока УВВ не разрешит сигнал I/O CH RDY. Период времени, на который удлиняется цикл, в этом случае кратен удвоенному периоду SYSCLK, хотя и не синхронен с SYSCLK.

ПРИМЕЧАНИЕ: Сигналы адреса LA<23...0> во время обычного цикла доступа должны записываться в регистр ресурсами доступа для запоминания адреса в течении всего цикла. В отличие от обычных циклов, при выполнении циклов ПДП эти адресные сигналы истинны в течении всего цикла ПДП.

ВНИМАНИЕ! Каналы ПДП, которые используются внешними платами для захвата шины, должны быть запрограммированы в каскадном режиме.

 

Цикл Захвата Шины

^{в начало}

Любая внешняя плата, установленная в [8/16] слот, может стать задатчиком на шине ISA. Захват шины внешняя плата должна начать с разрешения сигнала DRQ канала ПДП, предварительно запрограммированного в каскадный режим. Канал ПДП, запрограммированный в каскадном режиме, считает, что все циклы ПДП были выполнены внешним ресурсом - в данном случае внешней платой. Контроллер ПДП отвечает внешней плате разрешением сигнала -DACK; внешняя плата в ответ на -DACK разрешает сигнал -MASTER. После разрешения сигнала -MASTER внешняя плата должна ждать некоторое время, после чего может начинать свои циклы доступа.

 

Шина PCI

 

Архитектура шины PCI

Интерфейс PCI имеет двухшинную структуру: мультиплексированную шину адреса данных (АД) и шину управления. Интерфейс использует два набора сигналов:… Шина PCI процессорно независимая и взаимодействует с главным процессором и… Блок или пакет передаваемых данных в спецификации PCI называется транзакцией (transaction), в начале транзакции идет…

Описание сигналов шины

В интерфейсе используются два набора сигналов: базовый для минимальной конфигурации и расширенный, поддерживающий 64-разрядные операции,…   Линии Характеристика Функции …  

Команды шины

Команды шины передаются в фазе адреса по линиям С/ВЕ[3::0]#. Они дешифрируются исполнителем и выполняются в соответствии с таблицей. Все устройства должны (в качестве исполнителя) отвечать на команды… Все передачи данных осуществляются с использованием трех сигналов: FRAME#, TRDY#, IRDY#. Фаза адреса инициируется по…

Разновидности операций на шине

Начало и продолжение транзакции

Окончание транзакции

Способы завершения транзакций Способы завершения транзакций

Цикл чтения

Цикл записи

Арбитрация

Цикл конфигурации

Все сигналы базовой конфигурации шины PCI устанавливаются и сбрасываются по переднему фронту CLK. AD - единице соответствует высокий уровень, нулю - низкий. Активному значению… Установка сигнала - это переход его по переднему фронту CLK в 0 - низкий уровень.

Начало и продолжение транзакции

Транзакцию начинает задатчик, предварительно получив разрешение на работу на шине. Это разрешение задатчик получает от арбитра, послав ему сигнал… Если на шине состояние холостого хода (IDLE),то начинает транзакцию с адресной… По второму импульсу, в соответствии с установленным адресом, определяется исполнитель и соответствующая команда. По…

Окончание транзакции

^{в начало}

На последней фазе данных обязательно сбрасывается FRAME# и устанавливается IRDY#. FRAME# может быть сброшен только тогда, когда IRDY# установлен. После того как исполнитель на последней фазе данных установит TRDY#, выполняется последняя передача данных от исполнителя к задатчику, транзакция закончивается сбросом на последнем импульсе транзакции сигнала IRDY#. Т.к. сброшены сигналы FRAME# и IRDY#, то следующий такт будет тактом холостого хода (IDLE циклом).

По последнему импульсу транзакции также сбрасываются сигналы TRDY# и DEVSEL#.

 

Способы завершения транзакций

Транзакция может быть завершена либо задатчиком, либо исполнителем. Пока ни тот ни другой не инициализируют останов, транзакция продолжается. 1. Способ завершения транзакции задатчиком: заключается в следующем. Задатчик… Задатчик может прекращать транзакцию этим способом по двум причинам:

Цикл чтения

Транзакцию начинает задатчик, при наличие на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра,… После этого задатчик начинает транзакцию с адресной фазы путем установки по… По второму импульсу, в соответствии с установленным адресом определяется сполнитель и соответствующая команда. По…

Цикл записи

Транзакцию начинает задатчик, при наличии на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра,… После этого задатчик начинает транзакцию с адресной фазы путем установки по… По второму импульсу, в соответствии с установленным адресом определяется исполнитель и соответствующая команда. По…

Арбитрация

Каждый задатчик на шине PCI получает доступ к шине только после разрешения на захват шины от Арбитра. Для этого используется специальные,… Для доступа к шине, задатчик выдает арбитру сигнал запроса REQ# и может… Захват шины задатчиком и выполнение транзакции идет в такой последовательности. Задатчик выдает запрос REQ#, через…

Цикл конфигурации

Шина PCI имеет две команды конфигурации: чтения и записи из адресного пространства конфигурации емкостью в 256 байт. Команды конфигурации, подобно… Особенностями команд конфигурации являются следующие. Доступ в область адресов конфигурации устройства на шине производится с помощью специальных, индивидуальных для…

Шины PCI Express(3GIO) и HIPERTRANSPORT

Шина PCI Express(3GIO)

Шина PCI хорошо служила нам последние 10 лет и будет играть важную роль в течение еще нескольких. Но, нынешние и «завтрашние» процессоры и… Шина процессоров постоянно масштабируется и по частоте и по напряжению.…

HyperTransport

Разработка шины Lightning Data Transfer (LDT) была начата AMD в 1997 году. Несколько позже к компании из Саннивэйл присоединились такие гиганты как… HyperTransport требует меньшее число контактов, позволяет реализовать большую… Технология HyperTransport была разработана для того, чтобы микросхемы внутри компьютеров, серверов, встроенных систем,…

Топологии

Существует три типа топологий, поддерживаемых стандартом HyperTransport(tm): хост, туннель и односвязное устройство. Хост – это прямое подключение… Свитчи (switch - переключатель) позволяют производить подключение многих… Базовое соединение point-to-point может быть использовано в различных топологиях, необходимых при разработке того или…

Совместимость с шиной PCI

Совместимость со стандартом локальной шиной передачи данных PCI была очень важна при разработке спецификации HyperTransport(tm), и именно это… Принципиальная разница между операциями шин PCI и HyperTransport(tm)… Разработка устройств на основе шины HyperTransport(tm)

Глава 3. Интерфейсы периферийных устройств

 

3.1. Параллельный интерфейс: LPT-порт

^{в начало}

Порт параллельного интерфейса был введен в РС для подключения принтера – отсюда и пошло его название LPT-порт (Line PrinTer – построчный принтер).

Адаптер параллельного интерфейса представляет собой набор регистров, расположенных в пространстве ввода/вывода. Регистры порта адресуются от­носительно базового адреса порта, стандартными значениями которого являются ЗВСh, 378h и 278h. Порт может использовать линию запроса аппаратного прерывания, обычно IRQ7 или IRQ5. Порт имеет внешнюю 8-битную шину дан­ных, 5-битную шину сигналов состояния и 4-битную шину управляющих сигналов.

BIOS поддерживает до четырех (иногда до трех) LPT-портов (LPT1-LPT4) своим сервисом – прерыванием INT 17h, обеспечивающим через них связь с принтерами по интерфейсу Centronics. Этим сервисом BIOS осуществляет вывод символа (по опросу готовности, не используя аппаратных прерываний), инициализацию интерфейса и принтера, а также опрос состояния принтера.

 

Интерфейс Centronics

Понятие Centronics относится как к набору сигналов и протоколу взаимодействия, так и к 36-контактному разъему, устанавливаемому на принтерах.…   Таблица 3.1. Сигнал I/O* Контакт Назначение Strobe# I …

Традиционный LPT-порт

Традиционный (стандартный) порт SPP (Standard Parallel Port) является однонаправленным портом, на базе которого программно реализуется протокол…   Таблица 3.2. Разъем стандартного LPT-порта Контакт DB-25S Провод шлейфа Назначение …

Функции BIOS для LPT-порта

BIOS обеспечивает поддержку LPT-порта, необходимую для организации вывода по интерфейсу Centronics. В процессе начального тестирования POST BIOS проверяет наличие параллельных… Поиск портов обычно ведется достаточно примитивно – по базовому адресу (в порт данных предполагаемого порта) выводится…

Стандарт IEEE 1284-1994

Стандарт на параллельный интерфейс IEEE 1284, принятый в 1994 году, определяет термины SPP, EPP и ECP. Стандарт определяет 5 режимов обмена данными,… -Compatibility Mode – однонаправленный (вывод) по протоколу Centronics. Этот… -Nibble Mode – ввод байта в два цикла (по 4 бита), используя для приема линии состояния. Этот режим обмена может…

Физический и электрический интерфейс

Стандарт IEEE 1284 определяет физические характеристики приемников и передатчиков сигналов. IEEE 1284 определяет два уровня интерфейсной… К передатчикам предъявляются следующие требования: - уровни сигналов без нагрузки не должны выходить за пределы -0,5...+5,5 В;

Режим ЕРР

Протокол ЕРР (Enhanced Parallel Port – улучшенный параллельный порт) был разработан задолго до принятия IEEE 1284 компаниями Intel, Xircom и Zenith… Протокол ЕРР обеспечивает четыре типа циклов обмена: - Цикл записи данных.

Режим ЕСР

Протокол ЕСР (Extended Capability Port – порт с расширенными возможностями) был предложен фирмами Hewlett-Packard и Microsoft как прогрессивный… Протокол ЕСР в обоих направлениях обеспечивает два типа циклов: - Циклы записи и чтения данных.

Конфигурирование LPT-портов

Управление параллельным портом разделяется на два этапа – предварительное конфигурирование (Setup) аппаратных средств порта и текущее (оперативное)… Порт, расположенный на системной плате, обычно конфигурируется через BIOS… Конфигурированию подлежат следующие параметры:

Использование параллельных портов

Наиболее распространенным применением LPT-порта является, естественно, подключение принтера. Не вдаваясь в проблемы установки и использования… - Двунаправленный режим (Вi-Di) не повышает производительность, но дает… - Режим ЕСР потенциально самый эффективный, и он имеет системную поддержку во всех вариантах Windows. Однако он…

Параллельный порт и РпР

Большинство современных периферийных устройств, подключаемых к LPT-порту, поддерживает стандарт 1284 и функции РпР. Для поддержки этих функций…   3.2. Последовательные интерфейсы: COM-порт

Интерфейс RS-232С

Интерфейс RS-232С предназначен для подключения аппаратуры, передающей или принимающей данные (ООД оконечное оборудование данных или АПД – аппаратура… Рис.3.5. Соединение по RS-232C нуль-модемным кабелем.

Электрический интерфейс

Стандарт RS-232С использует несимметричные передатчики и приемники – сигнал передается относительно общего провода – схемной земли (симметричные… Рис.3.6.

Управление потоком передачи

Для управления потоком данных (Flow Control) могут использоваться два варианта протокола – аппаратный и программный. Иногда управление потоком… Стандарт RS-232С (таблица 3.6) регламентирует типы применяемых разъемов, что…  

Микросхемы асинхронных приемопередатчиков

Преобразование параллельного кода в последовательный для передачи и обратное преобразование при приеме данных выполняют специализированные… Микросхемы 8250х имеют невысокое быстродействие по обращениям со стороны… - 16450 – быстродействующая версия 8250 для АТ. Ошибок 8250 и полной совместимости с XT BIOS не имеет. Эта микросхема…

Интерфейс SCSI

 

Введение

Шина SCSI

От SCSI-2 к SCSI-3

Краткий обзор многочисленных разновидностей SCSI

Основные отличия SCSI-2 от SCSI-1

Быстрее, выше, сильнее

ULTRA, ULTRA2 и ULTRA3

Совместимость устройств SCSI

Шина SCSI

Системный интерфейс малых компьютеров SCSI (Small Computer System Interface, произносится "скази") был стандартизован ANSI в 1986 году… По физической реализации интерфейс является 8-битной параллельной шиной с… SCSI-3 - дальнейшее развитие стандарта, направленное на увеличение количества подключаемых устройств, расширение…

От SCSI-2 к SCSI-3

Краткий обзор многочисленных разновидностей SCSI.

^{в начало}

Работа над новым стандартом SCSI-2 началась в том же 1986-м году, когда был принят стандарт на SCSI-1. Первоначальная его цель состояла в объединении SCSI-1 со стандартным набором команд (Standard Command Set, SCS) и внесении некоторых улучшений. Однако в итоге этим дело не ограничилось, и принятый в 1993 году документ значительно превосходил по объему первую свою версию, а кроме того, имел несколько существенных отличий и усовершенствований по сравнению с предыдущим. Так, он определял интерфейс с более высокими частотами (например, 10 МГц для быстрых разновидностей Fast SCSI вместо 5 МГц для SCSI-1 и стандартного SCSI-2 «без приставок») и более широкой шиной (в частности, 16 бит для «широких» разновидностей Wide SCSI), а также иную, дифференциальную сигнализацию.

Основные отличия SCSI-2 от SCSI-1

Помимо чисто технических отличий, таких, как увеличение частоты и ширины шины, и введения дифференциального интерфейса, SCSI-2 имеет и множество… Благодаря командам Disconnect и Reconnect периферийное устройство может… Благодаря возможности постановки команд в очередь хост может передать периферийному устройству сразу несколько команд,…

Быстрее, выше, сильнее

Именно этот лозунг советских физкультурников как нельзя лучше подходит, причем практически дословно, для характеристики многочисленных… «Быстрые» версии Fast Narrow SCSI появились еще в конце 80-х, и в самом начале… Комитетом ANSI рекомендуется использовать для устройств Fast SCSI дифференциальный интерфейс, однако на практике, как…

ULTRA, ULTRA2 и ULTRA3

Спецификация Ultra SCSI предусматривает еще большее увеличение частоты шины — до 20 МГц. Вследствие того, что Ultra SCSI позволяет передавать 20 млн… Спецификация Ultra2 SCSI предусматривает дальнейшее увеличение частоты шины до… Ultra-2 SCSI имеет одно серьезное отличие от своих предшественниц — в ней первой стала применяться дифференциальная…

Совместимость устройств SCSI

Многочисленные разновидности SCSI разрабатывались таким образом, чтобы каждая последующая была обратно совместима с предшествующим стандартом, в… Для упрощения взаимодействия с устройствами предыдущего поколения… Другой способ поддерживать одновременно старые и новые устройства (или низкоскоростные и высокоскоростные) —…

Описание сигналов

Физический интерфейс

Фазы шины

Физический интерфейс

Физически SCSI представляет собой шину, состоящую из 25 сигнальных цепей. Для защиты от помех каждая сигнальная цепь имеет свой отдельный обратный… Дифференциальная (Differential) версия для каждой цепи задействует пару… В широко используемой линейной версии (SingleEnded) каждый сигнал передается потенциалом с ТТЛ-уровнями относительно…

Фазы шины

Шина может находиться в одной из перечисленных фаз. Роли источников сигналов между ИУ и ЦУ описаны в таблице 3.10.   Таблица 3.10. Источники сигналов SCSI Фаза шины Сигнал   BSY# SEL# …

Описание сообщений и управление интерфейсом

Для управления интерфейсом служит система сообщений - Message System, которыми обмениваются ИУ и ЦУ. Обмен происходит в фазах Message IN/OUT (см.…   Таблица 3.12. Сообщения шины SCSI Код Направление Сообщение Назначение …

Описание команд

Адресация и система команд

Выполнение команд

Адресация и система команд

Как указывалось ранее, любое устройство SCSI на шине адресуется идентификатором SCSI ID, соответствующим заданному уникальному адресу. В ЦУ может… Система команд и сообщений позволяет адресовать как ЦУ в целом, так и любое… Система команд SCSI включает общие команды, применимые для устройств всех классов, и специфические для каждого класса.…

Выполнение команд

Рассмотрим процесс на шине SCSI на примере одиночной команды чтения Read. ИУ имеет активный набор указателей и несколько сохраненных наборов, по… Рассмотрим тот же пример, но с использованием отключения от шины (Disconnect)… Теперь рассмотрим процесс с цепочкой связанных команд. По успешному завершению каждой команды цепочки ЦУ автоматически…

Типы ПУ

Устройства прямого доступа (0)

Устройства последовательного доступа (1)

Принтеры (2)

Процессорными устройствами (3)

Устройства однократной записи (4)

Приводы CD-ROM (5)

Сканеры (6)

Устройства оптической памяти (7)

Устройства смены носителей (8)

Коммуникационные устройства (9)

Каждое ЛУ может представлять одно или несколько однотипных периферийных устройств (ПУ), перечень их стандартизованных типов приведен в таблице 3.17.… Таблица 3.17. Типы ПУ SCSI Код типа Назначение …

Устройства прямого доступа (0)

Устройства прямого доступапозволяют сохранять блоки данных. Каждый блок хранится по уникальному логическому адресу LBA - Logical Block Address.… Блоки данных хранятся на носителе вместе с дополнительной информацией,… Для каждого блока может быть установлена своя длина, но чаще используют единую длину блока для всего носителя. Группа…

Устройства последовательного доступа (1)

Устройства последовательного доступа имеют ряд особенностей, связанных с принципом их действия. Носитель представляет собой магнитную ленту с…

Принтеры (2)

^{в начало}

Принтеры,подключаемые через интерфейс SCSI, не требуют особых команд для управления, поскольку эти функции реализуются через поток передаваемых данных. Однако двунаправленная связь по шине позволяет ввести дополнительные команды, служащие для отслеживания состояния принтеров с буферной памятью, и обеспечить целостность заданий. Принтеры могут иметь встроенный контроллер SCSI или подключаться ЛУ к внешнему контроллеру по интерфейсу Centronics или RS-232. Параметры подключения определяются командой MODE SELECT.

Процессорными устройствами (3)

^{в начало}

Процессорными устройствамив терминологии SCSI являются источники и потребители пакетов информации, трактовка которой стандартом не определена. Примерами процессорных устройств являются компьютеры, обменивающиеся сообщениями односторонним или двухсторонним образом. Процессорным устройством является и какое-либо сложное устройство отображения (графический дисплей), которое занято выводом потока сообщений. От коммуникационных устройств процессорные отличаются тем, что они являются источниками или потребителями информации, в то время как коммуникационные служат лишь посредниками.

Устройства однократной записи (4)

^{в начало}

Устройства однократной записи, обычно оптические, отличаются невозможностью перезаписи ранее записанного блока. Попытка повторной записи в зависимости от реализации устройства может приводить к потере записанных данных. Каждый блок имеет состояние "записан" или "не записан", инициализация (форматирование) не применяется.

Приводы CD-ROM (5)

Приводы CD-ROMпредназначаются для работы с CD-дисками. Изначально диски содержали звукозапись и приводы были рассчитаны не только на чтение блоков… Один сектор, или кадр (frame), аудиодиска хранит 1/75 с звукозаписи. От этого… Носитель делится на треки (track), характерные однотипностью записанной информации. Каждый трек (они нумеруются от 1…

Сканеры (6)

^{в начало}

Сканерыпередают ИУ данные, описывающие растровое изображение сканируемого объекта. Команды позволяют задавать окна сканирования, определяя в них режим и разрешение. Для некоторых функций требуется посылка данных в сканер (например, полутоновые маски). Для сканеров с автоподачей имеются команды позиционирования.

Устройства оптической памяти (7)

Устройства оптической памятиблизки к устройствам прямого доступа со сменными носителями, но имеют ряд характерных особенностей. Большая емкость…

Устройства смены носителей (8)

Устройства смены носителейпредназначены для автоматического манипулирования сменными носителями - дисками и картриджами с магнитными лентами. В SCSI… · Medium Transport Element - элемент транспортировки носителя; · Storage Element - место хранения единицы носителя, когда он не находится ни в одном из элементов трех других…

Коммуникационные устройства (9)

^{в начало}

Коммуникационные устройства предназначены для обмена информацией с устройствами через внешнюю по отношению к шине SCSI среду передачи данных. Внешние протоколы стандартом SCSI не описываются: вся необходимая для них информация заключена в сообщениях, передаваемых и принимаемых ИУ по командам SEND MESSAGE и GET MESSAGE.

 

Конфигурирование устройств SCSI

Хост-адаптер SCSI

Все устройства на шине должны быть согласованно сконфигурированы. Для них требуется программно или с помощью джамперов установить следующие основные… Идентификатор устройства SCSI ID - адрес 0-7 (для Wide SCSI 0-15), уникальный… Контроль паритета - SCSI Parity. Если хотя бы одно устройство не поддерживает контроль паритета, он должен быть…

Хост-адаптер SCSI

Хост-адаптер является важнейшим узлом интерфейса, определяющим производительность системы SCSI. Существует широкий спектр адаптеров. К простейшим… Конфигурирование хост-адаптеров с точки зрения шины; SCSI не отличается от… Как и всякая карта расширения, хост-адаптер должен быть сконфигурирован и с точки зрения шины расширения, к которой он…

Интерфейс USB

 

Общая информация

USB (Universal Serial Bus - универсальная последовательная шина) - новый стандарт последовательного соединения, предложенный фирмой Intel совместно… Необходимость создания USB было продиктовано тремя находящимися во взаимосвязи… § Интеграция PC и телефонии

Обзор архитектурыch2

Структура системы USBch21

Топология шины

Устройства USBch22

Хаб

Функция

Физический интерфейс

Электрические характеристики

Механические характеристики

^{в начало}ch2

Этот раздел представляет собой краткий обзор архитектуры USB и ключевые концепции, реализованные в шине. USB обеспечивает одновременный обмен данными между хост-компьютером (главный компьютер или компьютер, в котором установлен USB-контроллер) и множеством периферийных устройств (ПУ). Распределение пропускной способности шины между ПУ планируется хостом и реализуется им с помощь посылки маркеров. Шина позволяет подключать, конфигуровать, использовать и отключать устройства во время работы хоста и самих устройств.

Структура системы USB

Шина USB может быть описана с помощью трёх составляющих: § USB коммутация (interconnect); § USB устройства (devices);

Топология шины

^{в начало}

Физическое соединение устройств осуществляется по топологии многоярусной звезды (рисунок 3.10)pic>frame@img/21.hlp. Центром каждой звезды является хаб, каждый кабельный сегмент соединяет две точки — хаб с другим хабом или с функцией. В системе имеется один (и только один) хост-контроллер, расположенный в вершине пирамиды устройств и хабов. Хост-контроллер интегрируется с корневым хабом (Root Hub), обеспечивающим одну или несколько точек подключения — портов. Контроллер USB, входящий в состав чипсетов, обычно имеет встроенный двухпортовый хаб. Логически устройство, подключенное к любому хабу USB и сконфигурированное, может рассматриваться как непосредственно подключенное к хост-контроллеру.

Рис.3.10.

Устройства USB

^{в начало}

Устройства (Device) USB могут являться хабами, функциями или их комбинацией. Хаб (Hub) обеспечивает дополнительные точки подключения устройств к шине. Функции (Function) USB предоставляют системе дополнительные можности, например подключение к ISDN, цифровой джойстик, акустические колонки с цифровым интерфейсом и т.п. Устройство USB должно иметь интерфейс USB, обеспечивающий полную поддержку протокола USB, выполнение стандартных операций (конфигурирование и сброс) и предоставление информации, описывающей устройство.

Хаб

^{в начало}

Хаб (концентратор) — ключевой элемент системы Р-n-Р в архитектуре USB. Хаб является кабельным концентратором, поэтому в русскоязычной литературе часто для обозначения хаба используется именно термин концентратор. На рисунке 3.11 pic>frame@img/22.hlpпредставлен хаб типичной архитектуры. Точки подключения называются портами хаба.

Рис.3.11.

Хаб преобразует одну точку подключения в их множество. Архитектура допускает соединение нескольких хабов. У каждого хаба имеется один восходящий порт (Upstream Port), предназначенный для подключения к хосту или хабу верхнего уровня. Остальные порты являются нисходящими (Downstream Ports), предназначенными для подключения функций или хабов нижнего уровня. Хаб может распознать подключение устройств к портам или отключение от них и управлять подачей питания на их сегменты. Каждый из портов может быть разрешен или запрещен и сконфигурирован на полную или ограниченную скорость обмена. Хаб обеспечивает изоляцию сегментов с низкой скоростью от высокоскоростных. Хабы могут управлять подачей питания на нисходящие порты; предусматривается установка ограничения на ток, потребляемый каждым портом.

Рисунок 3.12 pic>frame@img/23.hlpпоказывает как хабы обеспечивают связность различных устройств в компьютерной системе.

Рис.3.12

 

Функция

Функции представляют собой устройства, способные передавать или принимать данные или управляющую информацию по шине. Типично функции представляют… Примерами функций являются: § Указатели — мышь, планшет, световое перо.

Физический интерфейс

Стандарт USB определяет электрические и механические спецификации шины. 3.4.2.3.1. Электрические характеристики

Модель передачи данныхch3

Конечные точки устройств USBch31

Каналы

Потоки

Сообщенияch32

в начало USB обеспечивает связь между хост-контроллером и USB устройствами. Однако, с…

Конечные точки устройств USB

Каждое устройство USB представляет собой набор независимых конечных точек (Endpoinf), с которыми хост-контроллер обменивается информацией. Каждое… § требуемой частотой доступа к шине и допустимыми задержками обслуживания; … § требуемой полосой пропускания канала;

Каналы

^{в начало}

Каналом (Pipe) в USB называется модель передачи данных между хост-контроллером и конечной точкой (Endpoint) устройства. Каналы предоставляют возможность обмениваться данными между программным обеспечением на хост-контроллере и конечной точкой на устройстве.

Имеются два типа каналов:

§ потоки (Stream): данные потока неструктурированы;

§ сообщения (Message): данные, передаваемые посредством канала, имеют строго определённый формат (структуру).

Каналы организуются при конфигурировании устройств USB. Для каждого включенного устройства существует канал сообщений (Default Control Pipe), свяывающий нулевую конечную точку и хост-контроллер, по которому передаётся информация конфигурирования, управления и состояния (рисунок 3.17).

Рис.3.17.

Необходимо помнить, что потоки и сообщения являются взаимно исключающимися понятиями. Канал может быть организован либо типа поток, либо типа сообщения.

3.4.3.2.1. Потоки

^{в начало}

Поток доставляет данные в виде пакетов без определённой структуры от одного конца канала к другому. Поток всегда однонаправленный. Один и тот же номер конечной точки может использоваться для двух поточных каналов — ввода и вывода. Поток может реализовывать следующие типы обмена: сплошной, изохронный и прерывания. Доставка всегда идет в порядке “первым вошел — первым вышел” (FIFO). Данные потока всегда НЕСТРУКТУРИРОВАНЫ.

3.4.3.2.2. Сообщения

^{в начало}

Сообщения имеют формат, определенный спецификацией USB. Хост посылает запрос к конечной точке, после которого передаётся (принимается) пакет сообщения, за которым следует пакет с информацией состояния конечной точки. Последующее сообщение нормально не может быть послано до обработки предыдущего, но при обработке ошибок возможен сброс обслуженных сообщений. Двухсторонний обмен сообщениями адресуется к одной и той же конечной точке. Для доставки сообщений используется только обмен типа “управление”. С каналами связаны характеристики, соответствующие конечной точке (полоса пропускания, тип сервиса, размер буфера и т.п.)

Типы передачи данных

USB поддерживает как однонаправленные, так и двунаправленные режимы связи. Передача данных производится между ПО хоста и конечной точкой устройства.… Архитектура USB допускает четыре базовых типа передачи данных: § Управляющие посылки (Control Transfers);

Протоколch4

Форматы полей пакетовch41

Поле синхронизации

Поле идентификатор пакета

Адресные поля

Поле адреса функции

Поле номера конечной точки

Поле данных

Поле CRC

Поле номера кадра

Форматы пакетов

Маркерный пакет

Маркер начала кадра (SOF)

Пакет данных

Пакет подтверждения

Типы транзакцийch43

Сплошные передачи

Управляющие посылки

Прерывания

Изохронные передачи

Все обмены данными (транзакции) по USB состоят из трех пакетов. Каждая транзакция планируется и начинается по инициативе контроллера, который… В каждой транзакции возможен обмен только между адресуемым устройством (его… Планирование транзакций обеспечивает управление поточными каналами. На аппаратном уровне использование отказа от…

Форматы полей пакетов

3.4.4.1.1. Поле синхронизации

^{в начало}

Все посылки организованы в пакеты. Каждый пакет имеет маркер начала пакета SOP (Start-of-Packet) и маркер конца пакета EOP (End-of-Packet). Маркером конца пакета (ЕОР) служит одновременное нахождение в течение двух временных интервалов сигналов D+ и D- ниже уровня 0,8В. Каждый пакет начинается с поля синхронизации Sync, которое представляется последовательностью состояний 10101011 (кодированную по NRZI), следующую после состояния Idle. Это поле используется для синхронизации по частоте источника и приемника данных. Последние два бита (11) являются маркером начала пакета SOP, используемым для идентификации первого бита идентификатора пакета PID.

Поле идентификатора пакета

^{в начало}

Идентификатор пакета (PID) является 4-битным полем PID[3:0], идентифицирующим тип пакета, за которым в качестве контрольных следуют те же 4 бита, но инвертированные (рисунок 3.18pic>frame@img/41.hlp).

Рис.3.18.

В следующей таблице приведены типы PID, их кодировка и описание.

3.4.4.1.3. Адресные поля

^{в начало}

В пакетах-маркерах IN, SETUP и OUT адресными полями являются следующие: 7-битный адрес функции и 4-битный адрес конечной точки.

Поле адреса фунции

^{в начало}

Поле адреса функции (ADDR), определяет функцию по ее адресу. Как показано на рисунок 3.19pic>frame@img/42.hlp, с помощью поля адреса фкнкции возможно адресовать до 127 функций USB (нулевой адрес используется для конфигурирования).

Рис.3.19.

После выключения питания или сброса, адреса функций устанавливаются в ноль, а затем программируются в процессе пересчёта (конфигурирования) хост-контроллером.

Поле номера конечной точки

^{в начало}

Дополнительное четырехразрядное поле (ENDP) конечной точки, показанное на рисунке 3.20 pic>frame@img/43.hlpобеспечивает более гибкий механизм адресации для функций, требующих более одной конечной точки.

Рис.3.20.

Каждая функция должна поддерживать канал управления в нулевой конечной точке.

3.4.4.1.4. Поле данных

^{в начало}

Поле данных может иметь размер от 0 до 1023 целых байт. Размер поля зависит от типа передачи и согласуется при установке канала (рисунок 3.21).

Рис.3.21.

Поле CRC

^{в начало}

Циклический избыточный контроль (Cyclic Redundancy Checks) основан на рассмотрении исходных данных в виде многоразрядного двоичного числа. В качестве контрольной информации рассматривается остаток от деления этого числа на некоторый известный делитель.

Поле СRС-кода присутствует во всех маркерах и пакетах данных, оно защищает все поля пакета, исключая PID (который имеет собственную защиту). CRC для маркеров (5 бит) и данных (11 бит) подсчитываются по разным формулам.

Поле номера кадра

^{в начало}

В пакете SOF имеется 11-битное поле номера кадра (Frame Number Field), последовательно (циклически) увеличиваемое для очередного кадра.

Форматы пакетов

^{в начало}

Обмен данными - транзакции шины USB включают в себя передачу трёх типов пакетов данных: маркерного пакета (token), пакета данных (data) и пакета подтверждения (handshake).

Маркерный пакет

^{в начало}

На рисунок 3.22 pic>frame@img/45.hlpпоказана структура маркерного пакета. Пакет состоит из поля PID, имеющего IN, OUT либо SETUP тип поля, а также полей ADDR и ENDP. Для типов транзакций IN и OUT в поле ADDR и ENDP указывается та конечная точка, которая должна принять следующий за маркерным пакетом пакет данных. Для транзакций типа IN в этих полях определена точка, которая должна передать информацию. Генерировать маркерные пакеты может только хост-компьютер. Пакеты типа IN определяют передачу данных от функции к хосту, а пакеты OUT и SETUP - от хоста к функции.

Рис.3.22.

Поле CRC защищает от ошибок поля ADDR и ENDP.

Маркер начала кадра (SOF)

Хост-контроллер организует обмены с устройствами согласно своему плану распределения ресурсов. Контроллер циклически (с периодом 1 мс) формирует… Рис.3.23.

Пакет данных

^{в начало}

Пакет данных состоит из поля PID, поля данных (от 0 до 1023 байтов) и поля CRC. В USB определены два типа пакетов (DATA0 и DATA1), необходимых для синхронизации. Данные передаются всегда целым числом байтов (рисунок 3.24).

Рис.3.24.

Пакет подтверждения

Пакет подтверждения (Handshake рacket) состоит только из одного 8-битного поля PID. Handshake-пакеты используются, чтобы отобразить состояние… Рис.3.25.

Типы транзакций

^{в начало}

Формат транзакции зависит от типа конечной точки, с которой идет обмен. Существует всего четыре типа транзакций: сплошные передачи (Bulk Data Transfers), управляющие посылки (Control Transfers), прерывания (Interrupt) и изохронные передачи (Isochronous Tranters).

Сплошные передачи

Сплошные передачи (Bulk Data Transfer) характеризуются безошибочной передачей данных между хостом и устройством, достигаемую за счёт обнаружения… Рис.3.26.

Управляющие посылки

Управляющие посылки (control transfers) содержат минимум две стадии : инициализацию (SETUP stage) и стадию определения состояния (Status).… Рис.3.27.

Прерывания

Прерывания могут состоять из получения или отправки данных функцией (рисунок 3.26)pic>frame@img/491.hlp. В ответ на получение маркерного пакета… 3.4.4.3.4. Изохронные передачи в начало

ГЛАВА 4. интерфейсы устройств хранения информации

Внешние запоминающие устройства( взу)

1.Магнитные: диски и ленты. 2.Оптические: CD и DVD диски. 3.Электрические, твердотельные: флэш – память, флэш – карты

Стандартные интерфейсы взу

Интерфейсы IDE для магнитных и оптических дисков: ATA/ATAPI, SATA (ATA – AT Attachment for Disk Drives. ATAPI – ATA Package Interfeis, SATA – Serial ATA), универсальные интерфейсы SCSI, USB, Fire WireИнтерфейсы… Операции обмена хоста с ВЗУ всегда блочные. Блок – неделимая единица хранения, имеющая свой адрес. Размер блока может…

Режимы передачи данных

 

Интерфейс ATA/ATAPI использует два типа режимов обмена.

1.PIO(Programmed Input/Output) – программный ввод-вывод, управляет

процессор.

2.DMA – прямой доступ к памяти, процессом ввода-вывода управляет

контроллер DMA.

Одиночный режим(Singleword DMA),один цикл обмена на один сигнал

DMARQ.

Множественный режим(Multiword DMA), на один сигнал DMARQ

несколько циклов обмена.

Режим Ultra DMA, передача за один такт двух слов по переднему и

заднему фронтам, использование 80-проводного кабеля.

Интерфейc ATAPI – развитие АТА для других устройств, кроме жест –

ких магнитных дисков. Этот интерфейс позволяет передавать пакет,

содержащий командный блок, подобный шине SCSI. Это дает возмож -

ность расширить применение шины АТА на другие устройства введя

всего лишь одну новую команду.

 

Скорость передачи данных при различных режимах

 

После 1980 года появилось 18 разновидностей режимов обмена, раз –

личающихся скоростью передачи. Вот некоторые из них.

Интерфейс АТА: PIO mode 0,1,2,3; Singleword DMA Mode 0,1,2;

Multiword DMA Mode 0. ATA-2: Multiword DMA Mode 1. Fast ATA.

ATA/ATAPI 4,5,6,7: UltraDMA Mode 0,1,2,3,4,5,6. Вот некоторые из них.

PIO mode 0 - 3,3 Мбайт/с

PIO mode 4 – 16,6 Мбайт/с

Singleword DMA Mode 0 – 2,08 Мбайт/с

Singleword DMA Mode 2 – 8,33 Мбайт/с

UltraDMA Mode 0 – 16,6 Мбайт/с

UltraDMA Mode 5 – 100 Мбайт/с

UltraDMA Mode 6 – 133 Мбайт/с

Правильный выбор режима работы обеспечивает надежность и произ-

водительность обмена.

 

Интерфейс Serial ATA (SATA)

SATA – последовательный интерфейс, позволивший повысить

скорость обмена и существенно упростить средства соединения хоста

с устройством. Достоинства интерфейса.

1.Повышение скорости обмена, базовая скорость 150 Мбайт/с, возмож-

но ее увеличение.

2.Расширенный адрес 48 бит.

3.Возможность подключения каждого устройства к собственному порту

контроллера хоста.

4.Возможность работы контроллера сразу с несколькими устройствами

5.Упрощаются и удешевляются кабели и разъемы.

SATA сохраняет работу в режимах PIO и DMA, преемственность

команд и совместимость программного обеспечения ATA/ATAPI.

SATA имеет другой более интеллектуальный контроллер хоста в соот-

ветствии со спецификацией нового программного интерфейса AHCI.

Стандарт SATA рассматривает 4 – х уровневую модель взаимодей –

ствия хоста и устройства SATA

Четырехурвневая модель интерфейса SATA

  Имеется 4 уровня: прикладной, транспортный, канальный и физический 1.Прикладной уровень выполняет обмен командами, информацией о состоянии и хранимыми данными.

Внешние системы хранения данных

 

 

 

ИНТЕРФЕЙСЫ ФЛЭШ - ПАМЯТИ

Для подключения USB – флэш – памяти используется универсальный

интерфейс USB 2.0.

Для подключения флэш – карт используются разные интерфейсы в за –

висимости от типа карты. Например, для карты CompactFlash в зависи-

мости от режима работы используют интерфецсы, сопрягаемые или

с интерфейсом PC Card или с IDE (ATA).

 

Глава 5. АППАРАТНЫЕ СРЕДСТВА интерфейсов

МИКРОСХЕМЫ СИСТЕМНОЙ ЛОГИКИ

Чипсет ( Chipset ) – основа системной платы, - это набор микросхем системной логики. Посредством чипсета происходит взаимодействие всех подсистем… Практически у всех современных чипсетов, набор системной логики состоит двух… Микросхема северного моста обеспечивает работу с наиболее скоростными подсистемами.

Эволюция чипсет фирмы Intel

 

 

Свойства чипсет Intel 440BX:

- возможность подключения двух про-

Цесcоров Pentium ll;

- поддержка памяти EDORAM и SDRAM;

- системная шина 64 бита,частота 66и

МГц;

- синхронный интерфейс PCI (33 МГц);

- порт AGP1x/2x,частота 66/100 МГц;

- управление энергопотреблением.

Характеристики чипсет i810:

 

 

- поддержка однопрцессорной конфигу-

Рации;

- системная шина 66 и 100МГц,64 разр.;

- интерфейс памяти SDRAM на 100МГц;

- 2Д/3Д графическое ядро;

- поддержка шины PCI 2.2;

- управление энергопотреблением;

- контроллер Ultra ATA/66;

- интерфейс LPC(Lou Pin Count);

- отсутствие шины ISA;

ХАРАКТЕРИСТИКИ ЧИПСЕТ – СЕВЕРНЫЙ МОСТ I 925

 

- поддержка процессоров с частотой шины 533/800МГц;

- двухканальный контроллер памяти

DDR333/400 и DDR2-400/533МГц;

- шина для видеоускорителей

PCI Expessx16;

- встроенная графика для i915;

ХАРАКТЕРИСТИКА ЧИПСЕТ – ЮЖНЫЙ МОСТ ICH6

 

- 4порта PCI Express x1;

- Matrix Storage-поддержка устройств

Serial ATA с RAID и AHCI,4 порта;

- High Defenition Audio-новый стандарт

для встроенного звука;

- Wireless Connect-организация беспроводной сети

- 8 портов USB;

- 6 устройств PCI Bus Master;

- 1 канал Parallel ATA;

- MAC контроллер Fast Ethernet (10/100/1000);

СЕВЕРНЫЙ МОСТ – ЧИПСЕТ X38

 

- поддержка “новых” процессоров Cele-

Ron,Pentium и семейства Core 2 c систе-

мной широй 800/1066 и 1333МГц;

- двухканальный контроллер памяти

DDR2-533/1066/1333;

- 2 графических интерфейса PCI

Express2.0x16;

- шина DMI -2Гб/с для южного моста ICH9.

 

ЮЖНЫЙ МОСТ – ЧИПСЕТ ICH9

- 6 портов PCI Express;

- 4 слота PCI;

- 4 порта Serial ATA II,режим AHCI;

- организация RAID-массива с функцией

Matrix RAID;

- MAC-контроллер Gigabit Ethernet; - поддержка Intel Turbo Memori; - High Defenition Audi

Характеристики чипсета P55 Express

• • поддержка новых процессоров (представленных на момент анонса статьи… • до 8 портов PCIEx1 (PCI-E 2.0, но со скоростью передачи данных PCI-E 1.1);

Таймер

Введение

Структурная схема таймера;

Назначение входов и выходов БИС;

Назначение блоков и используемые сокращения.

Программируемый интервальный таймер К1810ВИ54. Программируемый таймер (ПТ) К1810ВИ54 предназначен для генерации времязадающих… Программируемые таймеры применяются в МПС, выполненных на базе МПК, БИС К580, К1810, К1821, используемых в задачах…

Структурная схема таймера

^{в начало}

Структурная схема ПТ включает:

- буфер шины данных BD и логические схемы управления чтением / записью:

- дешифратор DS, с помощью которого выбирается один из трех каналов либо формируется признак загрузки управляющих слов или команд;

- три идентичных канала COUNT2-COUNTO, реализующих запрограммированную функцию.

Каждый канал включает:

- 16-разрядный буферный регистр OL, служащий для запоминания и хранения мгновенного значения счетчика СЕ, которое в любое время может быть записано командой CLC или RBC канала. После выполнения этих команд содержимое OL может быть считано в ЦП без остановки дальнейшего счета в регистре СЕ;

- 16-разрядный счетчик/таймер СЕ, работающий в режиме вычитания. Изменение содержимого СЕ осуществляется по срезу сигнала CLK при GATE=1;

- 16-разрядный регистр констант пересчета CT, служащий для хранения констант пересчета. Содержимое CR загружается в СЕ для счета в зависимости от запрограммированного режима;

- 8-разрядный регистр состояния канала ST, содержимое которого можно считывать в ЦП с помощью команды RBC. Содержимое этого регистра является словом состояния канала.

- 8-разрядный регистр управляющего слова RCW, предназначенный для его хранения. Слово загружается в RCW командой OUT с адресом, формирующим на входах А0, A1 код 11. Выбор конкретного канала осуществляется с помощью двух старших разрядов самого управляющего слова.

- Схема управляющей логики канала CL осуществляет управление входом/выходом счетчика/таймера в зависимости от запрограммированного режима.

Рис.4.1. Блок-схема таймера

Назначение входов и выходов БИС

Для получения необходимой информации о каком-либо входе или выходе БИС щёлкните мышью на название данного элемента, выделенного в тексте… Рис.4.2.

Назначение блоков и сокращения, используемые в окне иммитационной модели таймера

^{в начало}

Рис.4.3.

BD/DS - буфер шины данных и дешифратор выбора канала;

0 - 2 - каналы таймера, реализующие запрограммированную функцию;

OL - регистр хранения мгновенного значения счетчика/таймера (16 разрядов);

CL - схема управляющей логики канала;

CE - счетчик/таймер (16 разрядов);

CR - регистр константы пересчета (16 разрядов);

RS - регистр состояния канала (8 разрядов);

RCW - регистр управляющего слова (8 разрядов).

Программирование таймера

После включения питания состояние таймера неопределенное. Режим работы каждого счетчика определяется при его программировании. Каждый счетчик должен… При программировании счетчика сначала записывается управляющее слово, а затем…

Режимы работы таймера

Каналы таймера независимо друг от друга могут быть запрограммированы на работу в одном из шести режимов: · РЕЖИМ 0 - прерывание терминального счета; · РЕЖИМ 1 - программируемый ждущий мультивибратор;

РЕЖИМ 0 - прерывание терминального счета

После того как записано управляющее слово, OUT устанавливается низким. Загрузка константы не оказывает влияния на OUT. Счет разрешается сигналом… Контроль счетчика (по командам CLC (чтение "на лету") и RBC (обратное чтение)) в этом режиме возможно только…

РЕЖИМ 1 - программируемый ждущий мультивибратор

^{в начало}

На выходе OUT формируется сигнал низкого уровня длительностью T=Tclk*N (N- константа счета, Tclk - период тактовых импульсов). OUT=0 вырабатывается по положительному фронту GATE, и только по завершении счета OUT =1. Режим 1 - это режим с перезапуском, т.е. по каждому фронту GATE CR передается в CE и запускает или перезапускает его, даже если счет не завершен до конца. Если во время счета в таймер загружается новая константа, это не влияет на длительность текущего импульса ждущего мультивибратора до следующего запуска.

Рис.4.9. Функционирование таймера в режиме 1

РЕЖИМ 2 - импульсный генератор частоты

^{в начало}

В этом режиме канал выполняет функцию программируемого делителя входной частоты Fclk. Сразу же после загрузки RCW выход OUT становится равным 1 и при GATE=1 на OUT с частотой Fclk/N устанавливается нуль на время Tclk (т.е. OUT=1 при (N-1)Tclk, а OUT=0 при Tclk , где N- константа счета). Это режим с автозагрузкой CE , т.е. по окончании счета CE автоматически перезагружается и счет повторяется. Причем, если в процессе работы счетчика осуществить загрузку новой константы, то текущий период генерации частоты не изменяется, а следующий будет определяться новым значением N. При подаче GATE=0 на OUT устанавливается 1, счет останавливается и возобновляется при подаче GATE=1, но уже с начала. Это позволяет использовать вход GATE для синхронизации работы канала с внешними событиями.

4.10. Функционирование таймера в режиме 2

РЕЖИМ 3- генератор меандра

^{в начало}

Этот режим аналогичен режиму 2 за исключением того, что на выходе OUT формируются импульсы с длительностью полупериодов, равные N/2*Tclk при четном N, (N+1)/2*Tclk для положительного и (N-1)*Tclk для отрицательного полупериодов при нечетном N. Генератор меандра не работает при загрузке в счетчик константы N=3.

4.11. Функционирование таймера в режиме 3

РЕЖИМ 4 - программно-формируемый строб

^{в начало}

В этом режиме OUT становится равным 1 сразу после загрузки RCW. По окончании отсчета числа, загруженного в счетчик, на выходе OUT устанавливается нуль на период, равный Tclk, а затем OUT вновь принимает исходное значение (т.е. OUT=0 через период времени (N+1)*Tclk). Возможна перезагрузка константы во время счета, при этом загрузка младшего байта не оказывает влияния на текущий счет, а загрузка старшего байта инициирует новый цикл счета. По действию сигнала GATE работа таймера в режиме 4 аналогична режиму 0, при GATE=0 счет приостанавливается, при GATE=1 продолжается.

Рис.4.12. Функционирование таймера в режиме 4

РЕЖИМ 5 - аппаратно-формируемый строб

^{в начало}

Работа таймера в режиме 5 по выходному сигналу аналогична его работе в режиме 4 (OUT=0 в течение Tclk после отсчета константы счета), а по действию GATE - режиму 1, в котором запуск счета выполняется по переднему фронту сигнала GATE. Счетчик в этом режиме перезапускаемый, т.е. каждый положительный фронт GATE запускает счет или перезапускает его с начала, если счет не завершен до конца. Перезагрузка счетчика новой константой во время счета не влияет на длительность текущего цикла, но следующий цикл (по фронту GATE) будет уже с новой константой.

Рис.4.13. Функционирование таймера в режиме 5