| Мікроархітектура процесора І80386 |
БШ-блок інтерфейсу шини, виконує прийом запитів на передачу даних або вибірки команд та їх впорядкування за приорітетами.
БПВ-блок попередньої вибірки на основі приорітетів формує чергу команд.
БДК-блок декодування команд.
БВ-блок виконання команд.
БСег-блок сегментації, виконує сегментне керування пам’яттю, складається з рг. дескрипторів, суматора адреси і логічної матриці атрибутів.
БСтр – блок сторінкової організації, виконує сторінкове керування пам’яттю, складається з суматора адреси, матриці розмірів та атрибутів сегментів та асоціативного буфера.
Працює цей процесор в 2 режимах:
- Реальному(здійснення операцій сопроцесором)
- Захищеному(розширені можливості для керування пам’яттю і визначення рівнів привілеїв процесорів)