Скорость передачи информационных пакетов в системах RC5 и SIRC относительно низкая (< 1 кбит / с) по сравнению с рабочей частотой MSP430. В демонстрационной схеме используется внешний кварцевый резонатор с частотой 32 768 Гц для формирования вспомогательных синхроимпульсов (ACLK) и тактирования модуля таймера Timer_A3. При такой частоте синхронизации Timer_A3 имеет разрешающую способность 30.5 мкс - более чем достаточная точность для декодирования сигналов стандартов RC5 или SIRC без ошибок. Встроенный задающий генератор с цифровой системой управления (DCO) вырабатывает основные синхроимпульсы (MCLK) с частотой порядка 1 МГц. Так как для ИК декодера на основе таймера Timer_A3 используется свой отдельный 32 768 Гц кварцевый резонатор, то быстродействие вычислительного ядра не является критическим параметром. Вычислительное ядро должно работать на такой частоте, которая позволит выполнять все требующиеся от него задачи. Использование медленного синхросигнала ACLK для ИК декодера и более высокочастотного DCO для тактирования вычислительного ядра позволяет совместить низкое потребление в дежурном режиме и высокое быстродействие при обработке пакетов. Если не синхронизировать MSP430 ЦП от низкочастотного часового кварцевого резонатора, то потребуется использовать более высокую рабочую частоту, что приведет к увеличению потребления. Вычислительное ядро должно работать на высокой частоте но в течение коротких интервалов времени, что и позволит найти оптимальное решение между быстродействием и потреблением.