Универсальный JK-триггер - Лекция, раздел Компьютеры, Лекция 1 – Представление информации в ЭВМ. Позиционные системы счисления Jk-Триггер Представляет Собой 2-Х Ступенчатый Синхронный Триггер. Для Записи ...
JK-триггер представляет собой 2-х ступенчатый синхронный триггер. Для записи информации в JK-триггер на вход C должны быть поданы последовательно логический 1 и логический 0.
Пока на входе C присутствует 1, информация с входов J и K записывается в синхронный триггер 1-ой ступени. Триггер 2-ой ступени заблокирован, то есть хранит имеющуюся информацию. Когда сигнал на входе C переключается на 0, блокируется 1-ый триггер, а второй переходит в состояние, равное состоянию выходов 1-ой ступени.
Важным достоинством JK-триггеров является отсутствие запрещенной входной комбинации сигналов. Это обусловлено введением обратных связей с выходов Q на входы JK.
Существуют разновидности JK-триггера, получившие название T-триггер, и D-триггер.
D-триггер – это триггер с двумя устойчивыми состояниями и одним информационным входом. При отрицательном значении входа C он обеспечивает хранение информации на выходах Q. При положительном значении входа C на выходе Q запишется значение входа D.
Таблица истинности для D-триггера.
C
D
Q
_
Q
*
н/и
н/и
D
D
Т-триггер представляет собой устройство с двумя устойчивыми состояниями, смена значения на выходе которого происходит попеременно с каждым положительным импульсом, поступающим на его вход.
Лекция Представление информации в ЭВМ... Тема Позиционные системы счисления... Тема Преобразование чисел из одной системы счисления в другую...
Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ:
Универсальный JK-триггер
Что будем делать с полученным материалом:
Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:
Формула ручного перевода для целых чисел
Определение: Правило преобразования целых чисел заключается в последовательном делении целой части числа и образующихся частных на основание новой системы счисления. Получающиеся в результат
Формула ручного перевода для дробных чисел
Определение: Правило преобразования дробной части числа заключается в последовательном умножении дробной части данного числа и дробных частей получающихся произведений на новое основание. Пр
Прямые, обратные и дополнительные коды
Для представления положительных и отрицательных чисел в памяти вычислительных устройств используются различные формы представления. Эти формы предназначены для упрощения проведения арифметических о
Форма представления чисел с плавающей запятой
Форма представления чисел с плавающей запятой может быть представлен формулой x = M · sp
В формуле M – является мантиссой числа, представляющая собой дробь со знаком.
p
Дешифраторы
Дешифратор – это устройство, имеющее m – входов и 2m выходов. Он обеспечивает преобразование параллельного кода на входе в значение логической единицы на выходе, соответствующую данному
Шифраторы
Шифратор реализует функцию, обратную дешифраторам. То есть значение логической 1 на определенном входе шифратора преобразуется в соответствующий этому входу двоичный код на выходах.
Таблиц
Мультиплексоры
Мультиплексор представляет собой устройство, имеющее n адресных входов, 2n информационных и 1 выход. Он обеспечивает коммутацию на выход того информационного входа, номер которого соотве
Сумматоры
Сумматоры – это комбинационные устройства, выполняющие арифметическое суммирование кодов чисел.
Таблица истинности одноразрядного сумматора имеет вид.
p
Синхронный RS-триггер со статическим управлением
Синхронный RS-триггер имеет дополнительный вход C, который, будучи установлен в логическую 1, разрешает изменение состояния триггера.
Функционирование синхронного RS-триггера может быть оп
Регистры
Регистры предназначены для хранения многоразрядного двоичного кода. Помимо этого, регистры могут использоваться для выполнения некоторых вспомогательных функций, таких как:
- сдвиг хранимо
Программируемые логические матрицы
Программируемая логическая матрица (ПЛМ) – универсальная комбинационная схема для преобразования входного n-значного двоичного кода в выходной m-разрядный код по заданной таблице истинности. Для ре
Счетчики
Счетчики представляют собой функциональные узлы, предназначены для подсчета числа сигналов, поступающих к ним на вход.
Счетчики характеризуются модулем счета М. При поступлении очередного
Счетчики с последовательно-параллельной передачей переноса
С целью увеличения разрядности при сохранении быстродействия используются комбинированные последовательно-параллельные счетчики. Пример последовательно-параллельного 12-и разрядного счетчика предст
Последовательный интерфейс К 580 ВВ 51 (Intel 8251)
БИС К 580 ВВ51 является синхронно-асинхронным программируемым устройством, предназначенным для приема из микропроцессора данных в параллельной форме, преобразования в последовательную форму, и ее п
Контроллер прерываний К 580 ВН 59 (Intel 8259)
Прерыванием называется процесс приостановки выполнения текущей программы, сохранение в стеке текущего состояния процессора, и вызов подпрограммы обработки прерывания.
Рассматриваемый контр
Контроллер прямого доступа к памяти К 580 ИК 57 (Intel 8257)
Для переноса информации между двумя блоками памяти, или для записи информации из внешнего устройства в память обычно используется процессор. При этом операция записи происходит побайтно, через пром
Контроллер клавиатуры и дисплея К 580 ВВ 79 (Intel 8279)
Контроллер ВВ79 - это программируемое устройство сопряжения микропроцессора с клавиатурой и дисплеем на основе семисегментных светодиодных индикаторов. ВД79 может быть подключен к матрице клавиш 8х
Хотите получать на электронную почту самые свежие новости?
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Новости и инфо для студентов