рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Сумматоры

Сумматоры - Лекция, раздел Компьютеры, Лекция 1 – Представление информации в ЭВМ. Позиционные системы счисления Сумматоры – Это Комбинационные Устройства, Выполняющие Арифметическое Суммиро...

Сумматоры – это комбинационные устройства, выполняющие арифметическое суммирование кодов чисел.

Таблица истинности одноразрядного сумматора имеет вид.

pi ai bi Pi+1 Si

 

Логическое выражение, описывающее работу сумматоров, имеет вид.

Преобразуя с помощью правил булевой алгебры выражения для Si и Pi+1, можно получить различные логические выражения, которым будут соответствовать разные варианты построения схем полных сумматоров.

Функциональная схема одноразрядного комбинационного сумматора, соответствуют вышеприведенным соотношениям, и имеют вид.

Условное графическое изображение указанной схемы имеет вид.

 

Параллельный многоразрядный сумматор может быть составлен из одноразрядных сумматоров, число которых равно числу разрядов слагаемых.

По характеру передачи переноса различают следующие виды сумматоров:

- с последовательным переносом;

- с параллельным переносом;

- с групповым переносом.

Схемы параллельного сумматора с последовательным переносом имеет вид.

 

Время распространения сигнала в таком сумматоре в худшем случае равно.

где n – число разрядов, а t - время формирования сигнала переноса в одном разряде.

Более высоким быстродействием обладают сумматоры с параллельным переносом. Формирование переноса в таких сумматорах выполняется на основе логического выражения, в котором перенос из i-го разряда является логической функцией значений слагаемых в предыдущем и i-ом разряде.

Затраты на оборудование при построении параллельных сумматоров большой разрядности оказываются настолько велики, что на практике параллельные сумматоры не применяются. Однако сами принципы параллельного переноса используются при построении сумматоров с групповым переносом.

Сумматоры этого типа представляют собой совокупность групп разрядов. При этом внутри группы перенос формируется как параллельный, а между группами перенос формируется как последовательный.

Такое сочетание принципов формирования переноса позволяет получать высокое быстродействие при умеренных аппаратных затратах.

Современные серии интегральных микросхем содержат микросхемы сумматоров и микросхемы формирования ускоренного переноса.

6.2 Тема 2: "Триггеры"

Триггер – это устройство, предназначенное для хранения одного двоичного разряда. Он может находиться в двух устойчивых состояниях, под которыми понимается ситуация, когда значение на выходе меняется только при некоторых комбинациях входных сигналов. Таким образом триггеры являются элементарной ячейкой памяти.

Триггер имеет два выхода – прямой Q и инверсный Q с чертой. Уровни напряжения на этих выходах определяют состояние триггера.

Входы триггера делятся на информационные и управляющие. Сигналы, подаваемые на информационные входы, определяют состояние триггера на выходе. Сигналы, подаваемые на управляющие входы, разрешают или запрещают перенос на выход триггера состояние информационного входа.

Триггеры классифицируются:

- по способу приема информации;

- по принципу построения;

- по функциональным возможностям.

По способу приема информации триггеры подразделяются на асинхронные и синхронные. Асинхронные триггеры воспринимают информационные сигналы и реагируют на них в момент их появления.

Синхронные триггеры реагируют на информационные сигналы только при наличии разрешающего сигнала на специальном управляющем входе C, называемым входом синхронизации. Синхронные триггеры, подразделяются на триггеры со статическим или динамическим управлением по входу C.

Триггеры со статическим управлением воспринимают информационные сигналы при подаче на синхровход логической 1 (прямой C-вход), или 0 (инверсный C-вход).

Триггеры с динамическим управлением воспринимают информационные сигналы при изменении сигнала на синхровходе от 0 к 1, или от 1 к 0.

По принципу построения триггеры со статическим управлением делятся на одноступенчатые и двухступенчатые. В двухступенчатых триггерах имеются две ступени запоминания информации. Вначале информация записывается в первую ступень, а затем переносится во вторую, и появляется на выходе.

По функциональным возможностям различаются:

- триггер с раздельной установкой состояний 0 и 1 (RS-триггер);

- триггер с приемом информации по одному входу D (D-триггер);

- триггер со счетным входом T (T-триггер);

- универсальный триггер с информационными входами J и K (JK-триггер).

– Конец работы –

Эта тема принадлежит разделу:

Лекция 1 – Представление информации в ЭВМ. Позиционные системы счисления

Лекция Представление информации в ЭВМ... Тема Позиционные системы счисления... Тема Преобразование чисел из одной системы счисления в другую...

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Сумматоры

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Обозначения чисел
Двоичные 10100011b 101000112 Восьмеричные 56o 568

Формула ручного перевода для целых чисел
Определение: Правило преобразования целых чисел заключается в последовательном делении целой части числа и образующихся частных на основание новой системы счисления. Получающиеся в результат

Формула ручного перевода для дробных чисел
Определение: Правило преобразования дробной части числа заключается в последовательном умножении дробной части данного числа и дробных частей получающихся произведений на новое основание. Пр

Прямые, обратные и дополнительные коды
Для представления положительных и отрицательных чисел в памяти вычислительных устройств используются различные формы представления. Эти формы предназначены для упрощения проведения арифметических о

Форма представления чисел с плавающей запятой
Форма представления чисел с плавающей запятой может быть представлен формулой x = M · sp В формуле M – является мантиссой числа, представляющая собой дробь со знаком. p

Дешифраторы
Дешифратор – это устройство, имеющее m – входов и 2m выходов. Он обеспечивает преобразование параллельного кода на входе в значение логической единицы на выходе, соответствующую данному

Шифраторы
Шифратор реализует функцию, обратную дешифраторам. То есть значение логической 1 на определенном входе шифратора преобразуется в соответствующий этому входу двоичный код на выходах. Таблиц

Мультиплексоры
Мультиплексор представляет собой устройство, имеющее n адресных входов, 2n информационных и 1 выход. Он обеспечивает коммутацию на выход того информационного входа, номер которого соотве

Асинхронный RS-триггер с прямыми входами
Функционирование RS-триггера, как простейшего цифрового автомата, может быть описано таблицей перехода. S R Q

Синхронный RS-триггер со статическим управлением
Синхронный RS-триггер имеет дополнительный вход C, который, будучи установлен в логическую 1, разрешает изменение состояния триггера. Функционирование синхронного RS-триггера может быть оп

Универсальный JK-триггер
JK-триггер представляет собой 2-х ступенчатый синхронный триггер. Для записи информации в JK-триггер на вход C должны быть поданы последовательно логический 1 и логический 0. Пока на входе

Регистры
Регистры предназначены для хранения многоразрядного двоичного кода. Помимо этого, регистры могут использоваться для выполнения некоторых вспомогательных функций, таких как: - сдвиг хранимо

Программируемые логические матрицы
Программируемая логическая матрица (ПЛМ) – универсальная комбинационная схема для преобразования входного n-значного двоичного кода в выходной m-разрядный код по заданной таблице истинности. Для ре

Счетчики
Счетчики представляют собой функциональные узлы, предназначены для подсчета числа сигналов, поступающих к ним на вход. Счетчики характеризуются модулем счета М. При поступлении очередного

Суммирующий и вычитающий счетчик с последовательным переносом
Счетчики наиболее часто строят на базе T-триггеров, функционирующих как одноразрядные двоичные счетчики. При этом необход

Счетчики с последовательно-параллельной передачей переноса
С целью увеличения разрядности при сохранении быстродействия используются комбинированные последовательно-параллельные счетчики. Пример последовательно-параллельного 12-и разрядного счетчика предст

Программируемый таймер К 580 ВИ53 (Intel 8253)
Данный таймер предназначен для получения программно-управляемых временных задержек и выполнения времязадающих функций в МП-системах.

Параллельный интерфейс К 580 ВВ55 (Intel 8255)
Данная БИС содержит три 8-и разрядных порта, обозначаемых ПА, ПB и ПC, причем порт ПС представлен двумя 4-х разрядными каналами.

Последовательный интерфейс К 580 ВВ 51 (Intel 8251)
БИС К 580 ВВ51 является синхронно-асинхронным программируемым устройством, предназначенным для приема из микропроцессора данных в параллельной форме, преобразования в последовательную форму, и ее п

Контроллер прерываний К 580 ВН 59 (Intel 8259)
Прерыванием называется процесс приостановки выполнения текущей программы, сохранение в стеке текущего состояния процессора, и вызов подпрограммы обработки прерывания. Рассматриваемый контр

Контроллер прямого доступа к памяти К 580 ИК 57 (Intel 8257)
Для переноса информации между двумя блоками памяти, или для записи информации из внешнего устройства в память обычно используется процессор. При этом операция записи происходит побайтно, через пром

Контроллер клавиатуры и дисплея К 580 ВВ 79 (Intel 8279)
Контроллер ВВ79 - это программируемое устройство сопряжения микропроцессора с клавиатурой и дисплеем на основе семисегментных светодиодных индикаторов. ВД79 может быть подключен к матрице клавиш 8х

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги