рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Краткая историческая справка.

Краткая историческая справка. - раздел История, Краткая историческая справка История Развития Вычислительных Машин И Систем Берет Начало От Концепции Вычи...

История развития вычислительных машин и систем берет начало от концепции вычислительной машины фон Неймана. В качестве основных устройств универсальных ЭВМ были выделены: арифметико-логическое устройство (АЛУ), память для данных и команд, устройство управления (УУ) и устройство ввода-вывода (УВВ) (рис. 1.1).

Рисунок 1.1.

 

В таких ЭВМ, ввод-вывод информации осуществляется через АЛУ, поэтому во время ввода/вывода вычисления прекращались. В целях повышения производительности ЭВМ было осуществлено совмещение по времени процессов ввода-вывода и вычислений путем организации непосредственного обмена с памятью при вводе-выводе, минуя АЛУ - в состав машины был включен независимый канал ввода-вывода, представляющий собой небольшую специализированную ЭВМ (рис. 1.2).

 

 
 
Рисунок 1.2.

 


Канал ввода-вывода работает параллельно с АЛУ и обеспечивает независимый доступ к памяти и автономное управление операциями ввода-вывода. Программа канала размещается в оперативной памяти (ОП), поэтому при его работе осуществляется занятие циклов памяти для выборки команд канала. Это приводит на время обмена к некоторому уменьшению производительности ЭВМ. Таким образом, процесс вычислений и один или несколько процессов ввода-вывода могут выполняться параллельно.

Другим направлением распараллеливания процессов является совмещение во времени этапов выполнения соседних операций в центральной части ЭВМ. Стали применять опережающий просмотр нескольких команд и данных с соответствующей выборкой из памяти и предварительной подготовкой к выполнению операций. Была организована асинхронная работа устройств машины, что потребовала ввести в их состав местные УУ, и позволило иметь в фазе выполнения сразу несколько команд. При такой организации в данный момент времени первая из группы совместно выполняющих команд проходит последний этап выполнения и занимает одно из устройств машины, следующая за ней команда проходит предпоследний этап и занимает другое устройство и т.д. К очередному интервалу времени первая команда оказывается выполненной, а остальные команды переходят к очередным этапам выполнения и занимают соответствующие этим этапам устройства. В фазу выполнения вводится новая команда, которая занимает устройство для выполнения первого этапа операции, освободившееся после выполнения первого этапа последней из команд и т.д. Однако вследствие различного количества и неидентичности этапов выполнения различных операций, а также вследствие прерываний линейных участков программы ветвлениями, устройства машины работают все же с перерывами.

В целях согласования скоростей работы АЛУ и памяти были совмещены во времени обращения к памяти. ОП разделяется на секции с раздельным обращением к ним. Количество секций либо равно степени 2, либо каждая секция снабжается собственными адресным и числовым регистрами. Вводится чередование адресов. Если память разбита на n=2m секций, то ячейки с адресами 0, 1, … , n-1 реализуются как первые ячейки в любой из n последовательно расположенных секций, ячейки с адресами n, n+1, … , 2n-1, как вторые ячейки в этих секциях и т.д. В адресном поле команды номер секции кодируется старшими разрядами, а номер внутри секции – младшими. При такой организации обращения к ячейкам памяти с последовательно увеличивающимися адресами (что типично на практике) осуществляется последовательно к каждой секции. В наиболее благоприятном случае цикл работы памяти сокращается в n раз по сравнению с циклом работы ее отдельной секции.

Более сложные способы реализации совмещения обращений состоят в построении многовходовой памяти, которая допускает обращение к ней со стороны нескольких устройств и разрешает возникающие при этом конфликты одновременного обращения. Кроме того, в этом случае совмещаются фазы выполнения арифметико-логического действий и обращений к ОП, вызов команд и операндов, обращения к сверхоперативным запоминающим устройствам (СОЗУ) и т.п.

Стремление повысить эффективность использования вычислительного оборудования привело к разработке мультипрограммных машин и систем, которые могут одновременно выполнять несколько программ или несколько частей одной программы. Под одновременным выполнением понимается, что процессор после выполнения части одной программы может перейти к выполнению другой программы и, не закончив ее, может перейти к третьей и т.д., сохраняя при этом возможность вернуться к неоконченным программам. Мультипрограммный режим реализуется и по отношению к частям одной программы, что приводит к сокращению времени ее выполнения, по сравнению с однопрограммным режимом.

Системами с квантованным обслуживанием называются системы с разделением времени.

Здесь каждой задаче выделяется квант времени. Если в течение выделенного кванта ее обработка не заканчивается, программа прерывается и становится в очередь программ, ожидающих обработки. Порядок распределения между задачами времени процессора может быть разным. Поскольку нельзя допустить монополизацию времени процессора какой-либо задачей, то кажется естественной дисциплина, при котором всем программам выделяется один и тот же квант по возможности меньший, чтобы промежутки между интервалами активности программ были минимальными. Однако уменьшение кванта ведет к снижению эффективности системы, т.к. переключение программ из пассивной фазы в активную сопровождается служебными операциями, доля которых, в общем, времени возрастает. Значение кванта времени выбирается в результате разумного компромисса, с тем, чтобы и время ожидания ответа, и потеря производительности от переключения активности программ были приемлемыми.

Используются несколько дисциплин обслуживания. Их можно разбить на две группы: одноочередные и многоочередные (многоуровневые).

В одноочередном имеется одна очередь. Вновь поступающие запросы ставятся в конец очереди. Запросам предоставляется квант времени ∆, недообслужанные запросы поступают в конец очереди.

В многоочередных приоритет очереди убывает с увеличение ее номера m. Вновь поступающий запрос ставится в конец очереди со старшим приоритетом (m=0).

Обслуживается запрос из очереди номером m, если очереди с меньшим номером (более высокий приоритет) пусты. Если за время кванта запрос недообслужен, то он ставится в конец очереди m+1. Программы из последней очереди обслуживаются без прерывания до конца. Обычно квант возрастает с увеличением номера очереди по правилу:

– квант времени, выделяемый запросу в m-й очереди, ∆ - запросу в нулевой очереди. Если во время обслуживания программы с приоритетом m в очереди появляется новая программа с большим приоритетом, то после окончания текущего кванта ∆ выполняется прерывание и возвращение программы в начало своей очереди, с тем чтобы потом дополучить недоданное по отношению к время. Чтобы избежать недопустимо долгого ожидания для больших программ, приоритет делается зависящим от времени ожидания. Если ожидание превышает некоторое значение, то программа переходит в следующую очередь с меньшим номером. Таким образом, установка приоритетов происходит динамически. Программы с большой длительностью вытесняются в очередь с большими номерами (адаптивные свойства). Чтобы сделать этот процесс более эффективным важно запросы сразу распределить по очередям. Можно считать, что выполнение программы пропорционально ее длине (числу байт). Программа сразу поступает в очередь с номером:

– число байт в программе,

- число байт, которые могут быть переданы из ОП во внешнюю память или обратно за время ∆ (алгоритм Ф. Корбато)

– Конец работы –

Эта тема принадлежит разделу:

Краткая историческая справка

Оглавление... Глава Введение... Краткая историческая справка Режим реального времени Глава Вычислительные системы...

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Краткая историческая справка.

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Режим реального времени
В ряде применений вычислительных систем (напр. управление воздушным движением и т.п.) на обработку вводимых данных и выдачу результата накладываются жесткие временные ограничения, диктуемые темпом

Принципы упорядочивания ресурсов ВС методами теории расписаний.
Алгоритмы распределения времени центрального процессора (ЦП) определяют последовательность выполнения программ. Эти алгоритмы по своей структуре могут быть классифицированы на приоритетные, бесприо

Общая постановка задачи упорядочивания.
В общем случае штраф от того, что заявка на решение i-ой задачи реализуется на к- месте в очереди, т.е. после решения предыдущих к-1 задач, могут быть произвольной функцией места в очереди, длитель

Задачи и критерии детерминированного распределения производительности вычислительных систем.
При реальном использовании ВС необходимы корректировки некоторых постановок задач по сравнению с наиболее типичными задачами теории расписания. С одной стороны возможно сокращение количества упоряд

Оптимизация распределения памяти по иерархическим уровням.
В современных ВС широко используются запоминающие устройства (ЗУ) различных типов. ЗУ различаются физическими принципами, а, главное, техническими и экономическими параметрами. Основными параметры

Управление замещением страниц в двухуровневой памяти.
Рассмотрим вопросы обмена информацией между первыми двумя наиболее быстродействующими уровнями памяти. Эти уровни будем будем называть основной памятью (ОП) и вспомогательной (ВП). Такой обмен хара

Модели поведения программ и критерии качества.
Для сравнения различных алгоритмов замещения необходимо указать способ задания последовательности обращений . Простейший способ заключается

Многомашинные комплексы.
Многомашинный вычислительный комплекс (ММВК)- это комплекс, включающий в себя две или более ЭВМ, связи между которыми обеспечивают выполнение функций, возложенных на комплекс. Чаще всего основной ц

Многопроцессорные комплексы.
Многопроцессорный вычислительный комплекс (МПВК)- это комплекс, включающий в себя два или боле процессора, имеющих общую ОП, общие периферийные устройства и работающий под управлением единой операц

Типы структур МПВК.
Основные типы структурной организации МПВК следующие: с общей шиной, с перекрестной коммутацией, с многовходовой ОЗУ. В системах с общей шиной (рисунок 5.3) все устройства соединяются межд

ВК на базе ЕС ЭВМ (IBM).
На базе Единой Системы ЭВМ (ЕСЭВМ) в СССР были построены различные многомашинные комплексы. Первым двухмашинным комплексом был ВК-1010, построенный на базе ЕС-1030. В этом комплек

ВК на базе СМ ЭВМ (DEC).
В Системе Малых ЭВМ (СМ ЭВМ) с одношинной структурой все устройства подключаются к единственной магистрали, по которой передается вся информация. Все устройства, входящие в состав ЭВМ используют ед

Кластерная архитектура.
Кластер представляет собой два или более компьютеров (часто называемых узлами), объединяемые при помощи сетевых технологий на базе шинной архитектуры или коммутатора и предстающие перед пользовател

Проблемы выполнения сети связи процессоров в кластерной системе.
Архитектура кластерной системы (способ соединения процессоров друг с другом) в большей степени определяет ее производительность, чем тип используемых в ней процессоров. Критическим параметром, влия

Коммутаторы для многопроцессорных вычислительных систем.
В самом общем смысле архитектуру компьютера можно определить как способ соединения компьютеров между собой, с памятью и с внешними устройствами. Реализация этого соединения может идти различными пу

Простые коммутаторы.
Типы простых коммутаторов: · с временным разделением; · с пространственным разделением. Достоинства: простота управления и высокое быстродействие. Недостатки: ма

Составные коммутаторы.
Простые коммутаторы имеют ограничения на число входов и выходов, а также могут требовать большого количества оборудования при увеличении этого числа (в случае пространственных коммутаторов). Поэтом

Когерентный интерфейс SCI.
SCI (Scalable Coherent Interface) принят как стандарт в 1992 г. (ANSI/IEEE Std 1596-1992). Он предназначен для достижения высоких скоростей передачи с малым временем задержки и при этом обеспечивае

Коммуникационная среда MYRINET.
Сетевую технологию Myrinet представляет компания Myricom, которая впервые предложила свою коммуникационную технологию в 1994 году. Технология Myrinet основана на использовании многопортовы

Конвейерные системы.
Теоретические основы конвейерных систем достаточно подробно рассмотрены в монографии [5], в соответствии с которой изложен материал этого раздела. Основой конвейерных систем является конве

Управление и организация конвейеров.
Эффективное использование конвейера требует своевременной подачи на его вход исходных данных. Кроме того, нужно тщательно определить диспетчеризацию, то есть моменты времени, в которые любая входна

Статические конвейеры.
Статический конвейер – это такой конвейер, в котором на протяжении некоторого периода времени повторно вычисляется одна и та же функция, но с различными данными. Тогда производительность конвейера

Диаграмма состояний.
Цель стратегии управления состоит в том, чтобы определить, когда осуществлять новые инициации, не приводящие к столкновениям с прежними инициациями. Одним из методов выявления и представления такой

Генерирование таблиц занятости на основе циклов.
Ранее, был рассмотрен случай, когда на основе таблицы занятости выработалась оптимальные циклы инициаций. Здесь рассмотрим обратную задачу: как, отправляясь от цикла определить свойства таблицы зан

Конвейеры с динамической конфигурацией.
В конвейерах с динамической конфигурацией любая инициация может относиться к своей таблице занятости, что оказывает глубокое влияние на диспетчеризацию. Во-первых, могут быть моменты времени, когда

Функции управления в конвейерных системах.
Аппаратное управление инициациями. Основная функция управления состоит в определении момента, когда может быть сделана новая инициация. Этот момент зависит как от свойств соответств

Матричные вычислительные системы.
Основой матричных систем является матричный процессор. Матричный процессор представляет собой «матрицу», связанных элементарных идентичных процессоров, управляемых одним потоком команд (ри

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги