Основные принципы построения безопасных схем

 

В аппаратуре КЭБ-1 применены безопасные схемы логического умножения (схемы И) и ячейки-памяти (триггеры).

Основным принципом построения безопасных схем И является применение оптопар для гальванической развязки между входами и выходами и между самими входами. Контроль всех элементов схемы достигается проверкой импульсной работы транзисторов и ИМС (интегральных микросхем), которая осуществляется трансляцией тактовых импульсов ТИ.

Двухвходовая схема И (рис. 3.1а), построенная согласно указанным принципам, работает так. При поступлении ТИ светодиод оптопары OD1 возбуждается. Если в этот момент на Вх1 поступает положительный потенциал (сигнал Х1), то обратное сопротивление фотодиода падает (фотодиод работает в фотодиодном режиме) и транзистор VT1 открывается. После окончания ТИ диод оптопары OD1 теряет возбуждение, и транзистор VT1 закрывается. Таким образом, через светодиод второй оптопары OD2 протекает импульсный ток. Если на второй вход Вх2 поступает второй потенциальный сигнал Х2, то на коллекторе VT2 (выход) выделяется ТИ. В случае отсутствия одного входного сигнала или повреждения любого элемента схемы выделение на выходе импульсов ТИ прекращается.

Если один из входных сигналов, например, Х2 является импульсным, то схема И дополняется накопительным конденсатором (рис. 3.1б). При поступлении на Вх1 потенциального сигнала транзистор VT1 работает в импульсном режиме. Когда транзистор VT1 закрыт, то происходит заряд конденсатора С1, когда транзистор открыт, то конденсатор С1 отдает часть заряда конденсатору С2, благодаря чему на этом конденсаторе создается отрицательное напряжение. Отрицательное напряжение с конденсатора С2 поступает на анод фотодиода OD2, если при этом на вход Вх2 поступает импульсный сигнал Х2, то транзистор VT2 работает в импульсном режиме и на выходе схемы выделяется импульсная последовательность.

 

 

Рис. 3.1 Безопасная схема И

а) для потенциальных сигналов; б) для импульсных сигналов

 

Принцип построения безопасной ячейки памяти (рис. 3.2) заключается в использовании накопительного конденсатора, заряд на котором образуется за счет входных импульсов. Наличие заряда обеспечивает прохождение входных импульсов на выход ячейки памяти, если на входы разрешения Е1 и Е2 поданы соответствующие сигналы.

 

 

Рис. 3.2 Ячейка памяти

 

Работает схема ячейки памяти так. Тактовые импульсы ТИ отрицательной полярности подаются на базу транзистора VT1, однако пройти на вход ячейки они не могут, пока конденсатор С2 не заряжен. Для включения ячейки необходимо на вход “пуск” подать короткий положительный импульс, который зарядит конденсатор С2. Наличие положительного напряжения на конденсаторе С2, которое через резисторы R2 и R3поступает на эмиттер VT1, обеспечивает импульсный режим этого транзистора. Если на вход разрешения Е1 поступает отрицательный сигнал, то транзистор VT2 также работает в импульсном режиме. Когда транзистор VT2 закрыт, конденсатор С1 заряжается, когда открыт – С1 разряжается через открытый транзистор на конденсатор С2. Таким образом, на конденсаторе С2 создается положительное напряжение, которое поддерживает транзистор VT1 в рабочем состоянии. Коллекторный ток транзистора VT1 протекает через светодиод оптопары OD2 и, если на второй вход разрешения Е2 подан отрицательный сигнал, то транзистор VT3 работает в импульсном режиме и на выходе ячейки действуют ТИ.

Если поступление входных ТИ прекратится на время больше постоянной цепи разряда , то положительное напряжение на верхней обкладке конденсатора С2 исчезнет, транзистор VT1 закроется и прохождение импульсов через ячейку прекратится. Возобновление прохождения импульсов возможно только после подачи сигнала “ПУСК”.