ТРЕТИЙ МОДУЛЬ
Комплексная цель третьего модуля.
Познакомиться с основами структурной и функциональной организации буферных элементов, пороговых устройств, формирователей и генераторов импульсов, комбинационных арифметико-логических устройств, полупроводниковых запоминающих устройств, а также с одноименными интегральными микросхемами в составе различных серий. Приобрести навыки построения принципиальных схем на основе различных микросхем запоминающих устройств.
Пороговые устройства. Триггеры Шмитта.
Схемы, имеющие разные уровни или пороги включения-выключения, называются триггерами Шмитта. При повышении напряжения у них один порог срабатывания UH, при понижении другой UL. В отличие от обычных триггеров они имеют один вход, могут управляться как цифровым, так и аналоговым сигналами и не обладают свойствами запоминающего элемента. Принцип работы триггера поясняют диаграммы:
Триггер Шмитта обладает гистерезисом, поэтому основное его назначение – повышение крутизны фронтов импульсов, формирование импульсов из искаженного или аналогового сигнала, построение мультивибраторов и т.д. На функциональном и принципиальном уровнях он обозначается следующим образом:
Входы триггера Шмитта могут быть дополнены логикой, например, логическим «И»:
Классификация и основные характеристики полупроводниковых ЗУ
По способу хранения информации все полупроводниковые ЗУ можно классифицировать следующим образом:
В статических ОЗУ элементом памяти является триггер на биполярных или МДП транзисторах. В микросхемах памяти динамического типа (ДОЗУ) функции элемента памяти выполняет электрический конденсатор, образованный внутри МДП структуры. Наличие заряда на этом конденсаторе соответствует одному состоянию элемента памяти, отсутствие – другому. Поскольку заряд конденсатора имеет тенденцию к рассасыванию, хранимую информацию необходимо периодически восстанавливать (регенерировать). В этом состоит основная отличительная особенность ДОЗУ. Кроме того, функциональная организация ДОЗУ требует определенной последовательности включения-выключения (синхронизации работы) внутренних узлов. Динамические ОЗУ по сравнению со статическими ОЗУ имеют меньшую удельную стоимость, меньшую удельную потребляемую мощность (ток потребляется только при записи или считывании).
Регистровые ОЗУ могут иметь несколько каналов (портов) доступа для записи и чтения. Как правило, они небольшой емкости (несколько десятков слов) и используются, например, для построения регистров общего назначения (РОН) при проектировании специализированных вычислителей.
Масочные ПЗУ отличаются тем, что программируются на заводе изготовителе в процессе изготовления по способу заказного фотошаблона (маски) и не подлежат перепрограммированию. Например, множество модификаций со стандартными прошивками имеет микросхема К505РЕ3: коды букв русского и латинского алфавитов, функции синуса от 0 до 900 с определенной дискретностью 10', прошивки функций Y=X2 и др.
Однократно программируемые ПЗУ отличаются тем, что программируются самим пользователем путем прожигания (разрушения) плавких перемычек импульсами тока. В исходном состоянии матрица такого ПЗУ в зависимости от серии и типа ИМС будет состоять из нулей или единиц. Программирование микросхемы, матрица которой в исходном состоянии заполнена «0», состоит в прожигании «1». И, наоборот, если матрица заполнена «1», то прожигаются «0». Среди микросхем ПЗУ этой группы преобладающее положение занимают серии К556, 1556, выполненные по ТТЛШ технологии. Меньшая часть микросхем этого типа представлена другими технологиями: И2Л (К541), n-МДП (К565), ЭСЛ (К500), КМДП (К1623) и др.
ПЗУ допускающие возможность многократного программирования (EPROM) пользователем представлены сериями К573, К1626 (с ультрафиолетовым стиранием), КР558, КР1609 (с электрическим стиранием). ПЗУ этого типа допускают до нескольких сотен циклов перепрограммирования. При ультрафиолетовом стирании перед очередным циклом программирования в ПЗУ направляется мощный поток ультрафиолетового излучения на время указанное в паспорте микросхемы. Например, микросхема КР573 РФ 2(5) имеет организацию 2К*8 – разрядных слов, суммарная емкость 16Кбит, микросхема 573 РФ 4(6) 8Кх8 - разрядных слов, 573 РФ 9 16Кх8 – разрядных слов. В микросхемах этой серии цикл выборки порядка ≤450нс. С электрическим стиранием КМ 1609 РР 3А, 3Б быстродействие порядка 100нс, 8Кх8 – разрядных слов; 558 РР3 8Кх8 – разрядных слов, К1624 РР1 32К-8-разрядных слов.
FLASH память применяется с 89 г. и является развитием технологии EPROM (ПЗУ с ультрафиолетовым стиранием). Наиболее совершенная линия развития FLASH строится по технологии ETOX – III (Epuot Tunnel Oxide). Запись как в EPROM, стирание за счет туннельного эффекта. Цикл чтения порядка 85нс, запись 4мкс, стирания 1,5с, количество циклов записи/стирания 100000. Микросхемы этой группы отличаются низким энергопотреблением в активном режиме (25-35мА), наличием режима микропотребления (в этом случае на соответствующий вход подается управляющий сигнал и микросхема переходит в режим микропотребления, 20мкА). При переходе из пассивного режима в активный дополнительные затраты времени составляют порядка 4нс.
При использовании ПЗУ EPROM процесс модификации «зашитых» данных требует продолжительной процедуры стирания. FLASH-память можно перепрограммировать под управлением процессора самой системы. Если же система не имеет источника напряжения перепрограммирования, то можно предусмотреть технологический разъем для подключения внешнего источника.
Микросхемы группы FLASH могут использоваться для хранения информации большого объема в так называемых FLASH-картах. Следует ожидать, что FLASH-память в ближайшем будущем заменит жесткие магнитные диски во многих областях применения. Например, в системах, подвергающихся механическим воздействиям, при которых жесткие диски не могут применяться, т.к. выходят из строя. По времени доступа FLASH-память в несколько сотен раз быстрее жесткого диска, но пока уступает ему по информационной емкости.
ПЛМ– частный случай ПЗУ. От ПЗУ они отличаются тем, что операционная часть состоит из матрицы «И» (аналог дешифратора адреса в ПЗУ) и матрицы «ИЛИ» (аналог накопителя в ПЗУ), причем программируются либо обе матрицы, либо - только матрица «И». Матрица «И» выполняет операции конъюнкции над входными переменными (адресные входы) и их инверсными значениями. Матрица «ИЛИ» выполняет дизъюнкции над логическими произведениями (выходы), сформированными матрицей «И». Матрицы программируются так же, как ПЗУ, путем выжигания ненужных перемычек, но в отличие от ПЗУ в ПЛМ матрица «И» и матрица «ИЛИ» неполные.
Некоторые интегральные микросхемы статических ОЗУ
Некоторые интегральные микросхемы ДОЗУ
Блок ОЗУ динамического типа
При построении блока ДОЗУ необходимо учитывать следующие особенности:
· мультиплексированный адрес;
· необходимость периодической регенерации;
· значительное рассогласование входов/выходов по сопротивлению с ТТЛ-схемами.
Задача построения блоков ДОЗУ может иметь множество вариантов, зависящих от типа используемой микросхемы, от системы, в составе которой используется ДОЗУ, и от самой постановки задачи. Структура блока ДОЗУ для микросхемы без встроенного счетчика адреса регенерации в общем случае будет иметь вид:
* - этот сигнал может браться непосредственно с ШУ.
В соответствии с сигналом CLK, MEMR, MEMW, OE и другими контроллер ДОЗУ вырабатывает управляющие сигналы Ax/Aу (выбор строки или столбца), REF (регенерация) для управления мультиплексором адреса, сигналы CAS, RAS, для управления ДОЗУ и сигнал OE или для управления буфером.
Мультиплексор адреса в соответствии с сигналами Ax/Aу, REF передает на адресные входы БИС ДОЗУ либо адрес строки А0…Аn-1, либо адрес столбца Аn… А2n-1, либо адрес регенерации Аr0…Аrn-1. Буфер выполняет функции согласования маломощных выходов БИС ДОЗУ с ТТЛ входами (приемниками информации с БИС ДОЗУ).
Учитывая, что этапы построения блока ДОЗУ практически полностью совпадают с этапами построения блока статических ОЗУ, рассмотрим пример построения принципиальной схемы модуля ДОЗУ емкостью 64К 8-разрядных слов, на основе ИМС 565 РУ5, пологая что модуль в отличии от блока не включает контроллер ДОЗУ. (Согласно прежней методике Ккол=8, Кстр=1, но в данном случае графическое исполнение существенно упростится, если строки и колонки поменять местами.)
C выходов мультиплексоров DD1…DD4 при Ах/Аy=0, REF=0 считывается адрес строки А0…А7; при Ах/Аy=1, REF=0 – адрес столбца; при REF=1 и любом значении Ах/Аy считывается адрес регенерации. Сигналы и ОЕ в зависимости от системы могут поступать с шины управления, либо вырабатываться контроллером регенерации. Буфер DD13 усиливает по току маломощные выходы БИС ДОЗУ.
Наращивание размерности динамических ОЗУ
В связи с отсутствием у ДОЗУ входов CS наиболее удобным для наращивания объема представляется вход ( необходим для регенерации и постоянно занят, а инициирует начало процессов записи и чтения и переводит выходы в рабочее состояние). В этом случае, например, для ДОЗУ емкостью 256К 8 – разрядных слов на основе микросхемы 565РУ5 к предыдущей схеме добавляются еще три (всего четыре) аналогичные колонки ДОЗУ, каждая из которых должна управляться своим сигналом : 0, 1, 2, 3 . Остальная часть схемы не изменится. Сигналы i можно сформировать дешифратором адреса в момент прихода системного сигнала так, как это показано на схеме.
Линии адреса А16, А17 подключаются только к дешифратору адреса. На время прихода системного сигнала на одном из выходов дешифратора согласно адресу А16, А17 появится активный уровень сигнала i, который стартует процесс записи или чтения в соответствующей колонке микросхем ДОЗУ.
Регистровые ОЗУ (регистровые файлы)
Кроме своего основного назначения регистры можно использовать для построения блоков РОН (СОЗУ), многопортовой памяти. Микросхемы, специально выпускаемые для этих целей, принято называть регистровыми ОЗУ или регистровыми файлами. Практически в каждой серии есть по нескольку представителей таких микросхем. В качестве примера рассмотрим структуру регистрового ОЗУ КР 1802 ИР1.
1802 ИР1 – это двухпортовое (двухадресное) регистровое ОЗУ емкостью 16*4 – разрядных слов. Два порта работают автономно в зависимости от состояния сигналов записи , чтения , разрешения доступа к каналам . Каждый из двух портов (каналов) может находиться в одном их трех режимов: запись, чтение, хранение. Например:
запись в порт «А»: ;
чтение порта «А»: ;
хранение порта «А»: ;
Возможны различные комбинации режимов для двух портов, исключение составляет случай одновременной записи по двум портам по одному и тому же адресу. На принципиальных схемах микросхема обозначается следующим образом.
Наращивание размерности многоадресного регистрового ОЗУ
При проектировании многоадресного регистрового ОЗУ следует повторить все рассмотренные ранее этапы построения блоков памяти, касающиеся вопросов определения Ккол, Кстр, разрядности регистра адреса, построения дешифратора адреса. При этом следует учитывать наличие нескольких портов, в частности для двухпортового блока РОН потребуется два дешифратора адреса, два источника/приемника данных и т.п. Например, двухпортовый блок РОН емкостью 64*8 – разрядных слов на основе ИМС 1802 ИР1 будет иметь вид:
В представленной схеме:
N=64 Кстр=64/16=4 Na=log232=5
M=8 Ккол=8/4=2 размерность DС =2*4
Проектные задания к третьему модулю.
Студентам предлагается выполнить в течение двух академических часов четыре задания. В первом задании необходимо разработать принципиальную схему блока ПЗУ заданной размерности, во втором - принципиальную блока статического или динамического ОЗУ, в третьем - принципиальную схему блока памяти, включающего ПЗУ и ОЗУ, в четвертом – принципиальную схему регистрового ОЗУ или КАЛУ. Условия оформления заданий такие же, как в предыдущих двух модулях. Задания рассчитаны на применение микросхем из справочного листочка. Правильное выполнение каждого задания оценивается в 4 балла. Таким образом, максимальное количество баллов, которое можно набрать по итогам третьего рубежного контроля равно 16. Минимальное количество баллов 8 выставляется за два правильно выполненных задания. За частичное выполнение задания преподаватель выставляет баллы от 1 до 3 в зависимости от серьезности допущенных ошибок. Полностью неверно выполненное задание или его отсутствие никак не оцениваются.
Ниже приводятся примеры заданий.
1.1. Разработать принципиальную схему блока ПЗУ емкостью 1М *32р слов на основе интегральной микросхемы (ИМС) W27С4096.
1.2. Разработать принципиальную схему блока ПЗУ емкостью 64К*16р слов на основе интегральной микросхемы (ИМС) 556РТ16.
1.3. Разработать принципиальную схему блока ПЗУ емкостью 512К *16р слов на основе интегральной микросхемы (ИМС) W27С010.
1.4. Разработать принципиальную схему блока ПЗУ емкостью 8К*16р слов на основе интегральной микросхемы (ИМС) 556РТ7.
2.1. Разработать принципиальную схему блока статического ОЗУ емкостью 128К*16р. на основе интегральной микросхемы MCM 6206ВВ
2.2. Разработать принципиальную схему блока статического ОЗУ емкостью 2М*16р. на основе интегральной микросхемы MCM 6246.
2.3. Разработать принципиальную схему блока статического ОЗУ емкостью 8К*16р слов на основе ИМС 537РУ10.
2.4. Разработать принципиальную схему модуля ДОЗУ емкостью 256К*8р. слов на основе ИМС КР565 РУ7.
3.1. Разработать принципиальную схему блока памяти, включающего ПЗУ емкостью 8К*16р. слов (ИМС 556 РТ16) и ОЗУ емкостью 32К*16р. слов (ИМС 537 РУ 16). Считать, что ПЗУ расположено начиная с адреса 0000h, а ОЗУ – с адреса 8000h.
3.2. Разработать принципиальную схему блока памяти, включающего ПЗУ емкостью 4К*16р. слов (ИМС 556 РТ7)и ОЗУ емкостью 8К*16р. слов (ИМС 537 РУ 10). Считать, что ПЗУ расположено начиная с адреса 0000h, а ОЗУ – с адреса 2000h
3.3. Разработать принципиальную схему блока памяти, включающего ПЗУ емкостью 128К*16р слов на основе ИМС W27С257, и статическое ОЗУ емкостью 64К*16р слов на основе ИМС МСМ6206ВВ. Считать, что ПЗУ установлено с адреса 00…0h, а ОЗУ вслед за ним без промежутков в адресном пространстве. Указать 16-ричные границы зон адресов ПЗУ-ОЗУ.
3.4. Разработать принципиальную схему блока памяти, включающего ПЗУ емкостью 128К*16р слов на основе ИМС W27С010, и статическое ОЗУ емкостью 512К*16р слов на основе ИМС МСМ6226ВВ. Считать, что ПЗУ установлено с адреса 00…0h, а ОЗУ вслед за ним без промежутков в адресном пространстве. Указать 16-ричные границы зон адресов ПЗУ-ОЗУ.
4.1. Принципиальная схема 16-разрядного параллельного КАЛУ с параллельным переносом.
4.2. Принципиальная схема двухпортового регистрового ОЗУ емкостью 32*12р слов на основе ИМС КР1802 ИР1.
4.3. Принципиальная схема 12-разрядного параллельного КАЛУ с последовательным переносом между секциями.
4.4. Принципиальная схема двухпортового регистрового ОЗУ емкостью 64*8р слов на основе ИМС КР1802 ИР1
Пример выполнения заданий к третьему модулю.
Разработать принципиальную схему блока памяти, включающего ПЗУ емкостью 64К*16р слов на основе ИМС W27С257, и статическое ОЗУ емкостью 32К*16р слов на основе ИМС МСМ6206ВВ. Считать, что ПЗУ установлено с адреса 00…0h, а ОЗУ вслед за ним без промежутков в адресном пространстве. Указать 16-ричные границы зон адресов ПЗУ-ОЗУ
Итоговый тестовый контроль знаний по курсу «Схемотехника ЭВМ»
Вариант № 1
Инструкция по выполнению работы
На выполнение контрольной работы дается 1 час (60 минут). В работе 25 заданий, они разделены на 2 части.
Часть 1 содержит 15 заданий (А1 – А10) с выбором ответа. К каждому заданию А1 – А15 приведены 5 вариантов ответа, из которых только один верный. При выполнении этих заданий необходимо указать номер верного ответа.
Часть 2 содержит 10 заданий (В1 – В10), на которые надо дать краткий ответ в виде числа, одного слова или последовательности букв. В этой части используются задания на установление соответствия или последовательности и задания, в которых требуется самостоятельно записать правильный ответ.
Тестовый балл выставляется по 100-балльной шкале на основе первичных баллов, полученных за выполнение всех заданий работы.
Советуем для экономии времени пропускать задание, которое не удается выполнить сразу, и переходить к следующему. К выполнению пропущенных заданий вы сможете вернуться, если у вас останется время.
Желаем успеха!
Часть 2
Ответом к заданиям этой части (В1 – В10) является число, слово или последовательность букв. Впишите ответы сначала в текст работы, а затем перенесите их в бланк ответов справа от номера соответствующего задания, начиная с первой клеточки, без пробелов и других символов. Каждую цифру или букву пишите в отдельной клеточке в соответствии с приведенными образцами.
| В1 | Установите соответствие между функцией, реализуемой логическим элементом, и его условным графическим обозначением |
| РЕАЛИЗУЕМАЯ ЛОГИЧЕСКАЯ ФУНКЦИЯ | УСЛОВНОЕ ГРАФИЧЕСКОЕ ОБОЗНАЧЕНИЕ ЛОГИЧЕСКОГО ЭЛЕМЕНТА | |||
| 1) | «И» | А | ||
| 2) | «ИСКЛЮЧАЮЩЕЕ ИЛИ» | Б | ||
| 3) | «ИЛИ» | В | ||
| 4) | «НЕ» | Г | ||
| 5) | «ИЛИ-НЕ» | Д | ||
| Е |
Запишите в таблицу буквы, соответствующие выбранным ответам.
Перепишите в бланк ответов полученную последовательность букв.
| В2 | Установите соответствие между типом триггера и его условным графическим обозначением |
| ТИП ТРИГГЕРА | УСЛОВНОЕ ГРАФИЧЕСКОЕ ОБОЗНАЧЕНИЕ ТРИГГЕРА | |||
| 1) | JK-триггер | А | ||
| 2) | D-триггер | Б | ||
| 3) | Асинхронный RS-триггер | В | ||
| 4) | Комбинированный JK+RSтриггер | Г | ||
| 5) | Комбинированный D+RSтриггер | Д | ||
| Е |
Запишите в таблицу буквы, соответствующие выбранным ответам.
Перепишите в бланк ответов полученную последовательность букв.
| В3 | Установите соответствие между базовым (стандартным) узлом ЭВМ и его условным графическим обозначением |
| БАЗОВЫЙ УЗЕЛ ЭВМ | УСЛОВНОЕ ГРАФИЧЕСКОЕ | |||
| 1) | двоичный комбинационный сумматор | А | ||
| 2) | двоичный счетчик | Б | ||
| 3) | двоичный дешифратор | В | ||
| 4) | параллельный регистр | Г | ||
| 5) | мультиплексор | Д | ||
| Е |
Запишите в таблицу буквы, соответствующие выбранным ответам.
Перепишите в бланк ответов полученную последовательность букв.
| В4 | Если в приведенной схеме мультиплексора сигналы на адресных входах равны X0=0, X1=1, X2=1, X3=1, то Y=… |
| В5 | Если число А (а7, а6,…,а0) на входе схемы представлено в дополнительном коде, то число S (s7, s6,…,s0) на выходе - в … коде |
| В6 | Частота импульсов на выходе «Г» схемы равна …кГц |
| В7 | После состояния Q2Q1Q0=100 в схеме счетчика следующим будет состояниеQ2Q1Q0=… |
| В8 | Емкость приведенной микросхемы ПЗУ равна … Кбайт |
| В9 | При 0, CS1=0, CS2=1, OE=1 микросхема находится в режиме … |
| В10 | Укажите комбинацию сигналов на управляющих входах микросхемы двухпортового ОЗУ в режиме чтения порта «А» и записи в порт «В» |
Значения сигналов перенесите в таблицу.
| WA | RA | ECA | WB | RB | ECB |
Перепишите в бланк ответов полученную последовательность «0» и «1».
СПИСОК ЛИТЕРАТУРЫ
1. Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов.- 2- изд., перераб. и доп.- СПб.: БХВ-Петербург, 2005.- 800с.: ил.
2. Бойко В.И., Гуржий А.Н., Жуйков В.Я., Зори А.А., Спивак В.М., Багрий В.В. Схемотехника электронных систем. Цифровые устройства.-СПб.:БХВ-Петербург, 2004.-512с.: ил.
3. Ю.В. Новиков. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования.- М.: Мир, 2001.-379 с.
4. Браммер Ю.А., Пащук И.Н., Цифровые устройства.-М.: Высш. шк., 2004.- 229с.: ил.
5. Пухальский Г.И., Новосельцева Т.Я., Цифровые устройства. Санкт-Петербург, 1996. 600 с.
6. Соловьев Г.Н., Калинин В.И. и др. Схемотехника ЭВМ / Под ред. Г.Н. Соловьева. М.: Высшая школа. 1985. 391 с.
7. Пухальский Г.И., Новосельцева Т.Я. Проектирование интегральных устройств на цифровых интегральных микросхемах. Справочник М.: Радио и связь. 1990. 304 с..
8. Лебедев О.Н. Микросхемы памяти и их применение. М.: Радио и связь. 1996, 98. 160 с.
9. Справочники по цифровым интегральным микросхемам