Предположим, что в соответствии с техническим заданием необходимо разработать блок статического ОЗУ емкостью N*M, где N – число слов, М – разрядность слов, с быстродействием tвыб, потребляемой мощностью Рпотр и стоимостью С.
Процесс построения будет повторять все этапы синтеза блока ПЗУ, касающиеся выбора ИМС, определения формата блока (Кстрок * Ккол), разрядности регистра адреса, построения дешифратора адреса, подключения управляющих входов CS к выходам дешифратора адреса. Кроме того, добавляются следующие особенности.
1. Если используется БИС ОЗУ с матричной организацией и раздельными входами DI и выходами DO, то входы DI объединяются по столбцам в один информационный вход блока, выходы D0 также объединяются по столбцам в один информационный выход блока.
Если используется БИС со словарной организацией, то одноименные входы-выходы объединяются по столбцам и подключаются к соответствующим входам-выходам проектируемого блока ОЗУ.
2. Входы всех микросхем объединяются в один общий вход записи/чтения блока.
3. Одним из возможных вариантов подключения входов OE является их объединение в один общий вход разрешения выходов блока ОЗУ.
4. Наличие нескольких входов CS следует использовать для упрощения дешифратора адреса.
Пример: разработать блок статического ОЗУ емкостью 64Кх16 – разрядных слов с заданными tвыб, Рпотр, С и т.д.
· Предположим, что по большинству параметров нас устраивает микросхема КР537РУ16. n=8К, N=64К, m=8, M=16.
· Определяем количество колонок и строк в проектируемом блоке статического ОЗУ:
Для построения блока памяти потребуется 16 микросхем.
· Определяем разрядность адреса (число линий адреса) Na=log264К=16. Первая группа адресных входов состоит из na=13 линий, вторая группа адресных ходов состоит из 16-13=3 адресных линий, т.е. для построения блока статического ОЗУ потребуется дешифратор адреса DCA размерностью 3х8.
Сделав эти простые вычисления, можно приступить к построению схемы.
Рассмотрим назначение элементов схемы. Формирователи DD1, DD2 обеспечивают развязку наиболее нагруженных линий связи источника адреса и управляющих сигналов с блоком ОЗУ. Дешифратор адреса DD3 необходим для управления построчной выборкой микросхем ОЗУ в блоке. Элемент «И» (DD4.1) разрешает работу дешифратора при наличии обращения к блоку ОЗУ для записи или чтения информации. Позиции DD5…DD20 представлены микросхемами статического ОЗУ. Данные считываются или записываются с шины данных D0…D15.