Параллельные регистры

Регистры состоят из триггеров, число которых определяет разрядность регистра, т.е. число двоичных разрядов, которые можно записать в регистр. Параллельные регистры (регистры памяти) часто строятся на D-триггерах (рисунок 21.4,а).

Рисунок 21.4 - Схема параллельного регистра (а), условные обозначения параллельного регистра (b) и регистра с высокоимпедансным состоянием

В параллельном регистре запись числа (его называют словом) производится одновременно всех его разрядов. На входы D0….D3 подается информация, по заднему фронту сигнала С она записывается в регистр и появляется на выходах Q0…Q3. В таком состоянии регистр может находиться сколь угодно долго. Обычно существует возможность установить все триггеры регистра в состояние «0» путем подачи логической «1» на R вход. Иногда функциональные возможности регистра расширяют, для этого вводят дополнительные управляющие входы (рисунок 21.4,с). По сигналу «1» на входе V инвертируется предварительно записанное слово, т.е. на выходах появляются сигналы . По сигналу «1» на входе ОЕ все выходы регистра переходят в третье высокоимпедансное состояние.