Что такое заказные и полузаказные интегральные схемы.

В отличие от стандартных интегральных схем (ИС), заказные интегральные схемы (Customer Specific Integrated Circuit — CSIC) разрабатываются в соответствии с требованиями заказчика и предназначены для специального применения. Иногда эти компоненты называют также специализированными интегральными схемами (Application Specific Integrated Circuit — ASIC). Микросхемы CSIC могут быть полностью заказными (full-custom) и полузаказными (semi-custom). Первые разрабатываются производителем полупроводниковых компонентов на уровне транзисторов. Полузаказные ИС базируются на вентильных (логических) матрицах или на наборах ячеек и могут разрабатываться пользователем при технической поддержке со стороны производителя полупроводниковых компонентов (Рис. 12.1).

Разработка полностью заказных ИС обычно занимает больше времени, зато такие микросхемы имеют несколько меньшие размеры кристалла, чем сопоставимые с ними по характеристикам полузаказные ИС. Поскольку сроки разработки и габаритные размеры существенно влияют на цену прибора, полностью заказные ИС предпочтительно использовать в недорогих устройствах, особенно в случае их массового производства. Главным достоинством полузаказных ИС являются более короткие сроки получения готовой продукции. Ведь чем быстрее новая продукция появится на рынке, тем выше шансы на коммерческий успех. Поэтому указанное достоинство полузаказных ИС часто компенсирует их недостатки (в первую очередь, высокую стоимость). Разработчикам электронных устройств

нередко приходится задавать себе вопрос: «Какие компоненты — стандартные, заказные или полузаказные, — следует выбрать для реализации экономически наиболее эффективного системного решения?» Самые важные факторы, которые следует принимать во внимание в таких случаях, — это

системные затраты, сроки разработки, надёжность и гибкость системы

53. Нарисуйте передаточную характеристику логического вентиля, выполняющего функцию «инверсия».

Таблица 2 – Полный набор функций одной переменной

X	Y1	Y2	Y3	Y4

Y1 — Инверсия, Y2 — Тождественная функция, Y3 — Абсолютно истинная функция и Y4 – Абсолютно ложная функция.

Инверсия (отрицание) является одной из основных логических функций, используемых в устройствах цифровой обработки информации.

Операцию инверсии можно выполнить чисто арифметически: и алгебраически: Из этих выражений следует, что инверсия x, т.е. дополняет x до 1. Отсюда и возникло ещё одно название этой операции — дополнение. Отсюда же можно сделать вывод, что двойная инверсия приводит к исходному аргументу, т.е. и это называется законом двойного отрицания.

В состав такого элемента входит многоэмиттерный транзистор VT1, осуществляющий логическую операцию И и транзистор VT2, реализующий операцию НЕ.

Многоэмиттерный транзистор (МЭТ) является основой ТТЛ. При наличии на входах схемы т.е. эмиттерах МЭТ сигнала U⁰=U_КЭ.нас эмиттерные переходы смещены в прямом направлении и через VT1 протекает значительный базовый ток I_Б1=(E–U_БЭ.нас–U_КЭ.нас)/R_Б, достаточный для того, чтобы транзистор находился в режиме насыщения. При этом напряжение коллектор-эмиттер VT₁ U_КЭ.нас=0,2 В. Напряжение на базе транзистора VT2, равное U⁰+U_КЭ.нас=2U_КЭ.нас<U_БЭ.нас и транзистор VT2 закрыт. Напряжение на выходе схемы соответствует уровню логической «1». В таком состоянии схема будет находиться, пока хотя бы на одном из входов сигнал равен U⁰.

Если входное напряжение повышать от уровня U⁰ на всех входах одновременно, или на одном из входов при условии, что на остальные входы подан сигнал логической «1», то входное напряжение на базе повышается и при U_б=U_вх+U_КЭ.нас=U_БЭ.нас и транзистор VT2 откроется. В результате увеличится ток базы VT2, который будет протекать от источника питания через резистор R_б и коллекторный переход VT1, и транзистор VT2 перейдёт в режим насыщения. Дальнейшее повышение U_ВХ приведёт к запиранию эмиттерных переходов транзистора VT1, и в результате он перейдёт в режим, при котором коллекторный переход смещён в прямом направлении, а эмиттерные — в обратном (Инверсный режим включения). Напряжение на выходе схемы U_ВЫХ=U_КЭ.нас=U⁰ (транзистор VT2 в насыщении).

Таким образом, рассмотренный элемент осуществляет логическую операцию И-НЕ.

Рисунок 2 Характеристики базового ЛЭ серии 155:

а – передаточная, б – входная.

При увеличении напряжения на всех входах потенциал базы VT2 возрастает и при U_ВХ=U⁰_пор транзистор VT2 открывается, начинает протекать коллекторный ток I_K2 через резисторы R2 и R4. В результате базовый ток VT3 уменьшается, падение напряжения на нём увеличивается и выходное напряжение снижается (участок 2 на рисунке 12). Пока на резисторе R4падение напряжения U_R4<U_БЭ.нас транзистор VT4 закрыт. Когда U_ВХ=U¹_пор=2U_БЭ.нас–U_КЭ.нас открывается транзистор VT4. Дальнейшее увеличение входного напряжения приводит к насыщению VT2 и VT4 и переходу VT1 в инверсный режим (участок 3 на рисунке 12). При этом потенциал точки «а» (см. рисунок 11,б) равен U_a=U_БЭ.нас+U_КЭ.нас, а точки «б» — U_б=U_КЭ.нас, следовательно, U_аб=U_а–U_б=U_БЭ.нас. Для отпирания транзистора VT3 и диода VD1 требуетсяU_аб≥2U_БЭ.нас. Так как это условие не выполняется, то VT3 и VD1 оказываются закрытыми и напряжение на входе схемы равно U_КЭ.нас=U⁰ (участок 4 на рисунке 12).

При переключении имеются промежутки времени, когда оба транзистора VT3 и VT4 открыты и возникают броски тока. Для ограничения амплитуды этого тока в схему включают резистор с небольшим сопротивлением (R₃=100–160 Ом).

При отрицательном напряжении на эмиттерах МЭТ большем 2 В развивается туннельный пробой и входной ток резко увеличивается. Для защиты ЛЭ от воздействия отрицательной помехи в схему введены диоды VD2, VD3, которые ограничивают её на уровне 0,5–0,6В.

При положительном напряжении больше (4–4,5) В входной ток также увеличивается, поэтому для подачи на входы ЛЭ лог. «1» нельзя подключать входы к напряжению питания +5 В.