Арифме́тико - логи́ческое устро́йство (АЛУ) (англ. arithmetic and logic unit, ALU) — блок центрального процессора, который под управлением устройства управления (УУ) служит для выполнения арифметических и логических преобразований (начиная от элементарных) над данными, представляемыми в виде машинных слов, называемыми в этом случае операндами.
Арифметико-логическое устройство в зависимости от выполнения функций можно разделить на две части:
1. микропрограммное устройство (устройство управления), задающее последовательность микрокоманд (команд);
2. операционное устройство (АЛУ), в котором реализуется заданная последовательность микрокоманд .
По способу действия над операндами АЛУ делятся на последовательные и параллельные. В последовательных АЛУ операнды поступают в последовательном коде (побитно), т.е. они являются одноразрядными. Недостатком последовательных АЛУ является низкое быстродействие, достоинством - простота реализации. В параллельных АЛУ операнды поступают в параллельном коде в виде 8-, 16-, 32- х и т.д. разрядных слов. Операция производится одновременно над всеми битами слова.
По способу представления чисел различают АЛУ:
А)для чисел с фиксированной точкой;
Б)для чисел с плавающей точкой;
В)для десятичных чисел.
По характеру использования элементов и узлов АЛУ делятся на блочные и многофункциональные. В блочном АЛУ операции над числами с фиксированной и плавающей точкой, десятичными числами и алфавитно-цифровыми полями выполняются в отдельных блоках. При этом повышается скорость работы, так как блоки могут параллельно выполнять соответствующие операции, но значительно возрастают затраты оборудования. В многофункциональных АЛУ операции для всех форм представления чисел выполняются одними и теми же схемами, которые коммутируются нужным образом в зависимости от требуемого режима работы.
По своим функциям АЛУ является операционным блоком, выполняющим микрооперации, обеспечивающие приём из других устройств (например, памяти) операндов, их преобразование и выдачу результатов преобразования в другие устройства. Арифметико-логическое устройство управляется управляющим блоком, генерирующим управляющие сигналы, инициирующие выполнение в АЛУ определённых микроопераций. Генерируемая управляющим блоком последовательность сигналов определяется кодом операции команды и оповещающими сигналами.
Рис.7.1. Структурная схема АЛУ для сложения чисел с фиксированной точкой.
На рис.7.1.представлена упрощенная структурная схема АЛУ для
операций сложения и вычитания n-разрядных двоичных чисел (0 – разряд знаковый) с фиксированной точкой (без учета пунктирных линий).
В АЛУ операция сложения сводится к арифметическому сложению чисел, представленных в прямом, дополнительном или обратном коде (для отрицательных чисел).. Алгоритм операции определяется типом применяемого кода.
Назначение блоков АЛУ (рис. 7.1.)
RG↨ – регистр инвертирования вычитаемого,
RGA, RGB – входные или буферные регистры,
RG AC – регистр сумматора или аккумулятор,
ПР – комбинационная схема формирования признаков результата операции,
SM – сумматор n-разрядных чисел.
Yi обозначены управляющие сигналы, вырабатываемые блоком управления, которые управляют вычислительным процессом в соответствии с программой вычислений. Каждый тип управляющего сигнала идет по своему тракту. Например, в RGA поступает три типа управляющих сигналов: обнуление, передача в обратном или прямом кодах.
RG2, RG2' – используются при умножении и при сложении не работают.
¬+1 – сигнал подсуммирования единицы для преобразования дополнительного кода в прямой.
BDI (bus date input)–шина входа
BDO (bus date output) – шина выхода