Техническое описание функциональной электрической схемы - управляющая часть. Оба устройства управления выполнены по схеме с регулярной адресацией. В этой схеме при разветвлении процесса, один адрес на единицу больше, чем текущий, второй адрес - произвольный.
Элементом вычисляющим адрес, является счетчик СТ1 и СТ2, управляемый сигналом, являющимся входным для УУ. В зависимости от значения входного сигнала счетчик либо прибавляет единицу к значению, которое хранилось в счетчике и являлось текущим адресом, либо загружается значением адреса из управляющей памяти. Элемент по модулю 2 позволяет инвертировать значение входного сигнала, что облегчает распределение микроинструкций.
MUX2 и MUX13 предназначены для пропускания одного из осведомительных сигналов.
ROM1 и ROM2 - ПЗУ, на которые подаются адреса для выбора одного из управляющих сигналов SYHeSS - является адресом для ПЗУ и определяет, какой из управляющих сигналов будет выбран S - содержит адрес перехода микропрограммы Y - состоит из сигналов управления работой процессора е - управляет работой исключающего ИЛИ Н -подается на мультиплексор УУ, позволяет пропустить либо один из битов набора опознавательных сигналов, либо нулевой сигнал.
Наличие этого сигнала позволяет осуществлять безусловные переходы Управляющие сигналы для УУ у1.1 - запись в RGbuf y1.2 - Выдача из RGbuf y1.3 - направление y1.4 - выбор стмл разрядов y1.5 - RESET y1.6 - Запись в RGK y1.7 - START ALU y1.8 - 1 CTST y1.9 - управление MUX1 y1.10 - управление DMX0 y1.11 - управление MUX3 y1.12 - запись в CTK y1.13 - 1 CTK y1.14 - управление DMX1 y1.15 - запись порт0 y1.16 - чтение порт0 y1.17 - чтение порт1 y1.18 - запись в RG1IALU y1.18 - запись в RG12ALU y1.19 - управление y1.20 - MUX4 y1.21 - управление MUX5 y1.22 - управление y1.23 - MUX6 y1.24 - запись в CTadr y1.25 - 1 CTadr y1.26 - управлениеDMX2 y1.27 - чтение из ОЗУ y1.28 - запись в ОЗУ y1.29 - запись в триггер ТО0 y1.30 - запись в триггер ТО1 y1.31 - запись в триггер ТО2 y1.32 - запись в триггер ТО3 Осведомительные сигналы для УУ x1.1 - START x1.2 - XRAM x1.3 - RAM x1.4 - CTK 224 КОП x1.10 - CTST 15 x1.11 - CTadr 224 x1.12 - проверка на нулевые РОН базового и индексного регистра x1.13 - проверка на нуль РОН базового регистра x1.14 - проверка на нуль РОН индексного регистра x1.15 - переполнение IALU x1.16 - End or Stop ALU x1.17 - Srop ALU x1.18 - TZ Управляющие сигналы УА y2.1 - RESET y2.2 - запись в RG1ALU и в RG2ALU y2.3 - упраление y2.4 - MUX7 y2.5 - управление MUX8 y2.6 - управление y2.7 - MUX9 y2.8 - управление y2.9 - MUX10 y2.10 - Обнуление и запись в CTcycl y2.11 - Stop ALU y2.12 - управление DMX3 y2.13 - запись в триггер Т, сдвиг RG1ALU и RGres, -1 CTcycl y2.14 - запись в TS y2.15 - запись в TZ y2.16 - запись в ТО y2.17 - запись в RGres y2.18 - End ALU Осведомительные сигналы для УА x2.1 - 2 разряд КОП x2.2 - 3 разряд КОП x2.3 - 4 разряд КОП x2.4 - переполнение ALU x2.5 - анализ результата на нуль x2.6 - анализ 31 разряда RG1ALU x2.7 - CTcycl 0 x2.8 - анализ 0 разряда RG1ALU x2.9 - Start ALU Для анализа управляющих автоматов приведен алгоритм в закодированном виде. 3.3.1 Таблица прошивки памяти для y1y2y3y4y5y6y7y8y9y10y11y12y13y14y15y16y 17y18m11m21m301000101m410001011m5111m600 1m7001m81m9011000011m101m11101010011m120 01100011m131m1411m151m161m171m180m191 y1y2y3y4y5y6y7y8y9y10y11y12y13y14y15y16y 17y18y18y19y20y21y22y23y24y25y26y27y28y2 9 y30 y31 y32 y33m1111 m211 m31111 m4 1 m511 m61101 m71110 m8 1 m9 1m10 m1110010 m121011 m131 m14 1 m151001 m161 m1701 m18 1 m19001 m20100 m2110101 m221 m231 m2410001 m2501 m261111 m271 m2801 m29110 m3011001 m31001 m3201 m331111 m341 m3501 m36110 m3701 m381111 m39011011 m40 1m41 1m421000111 m43111 m44010011 m4511 m46001011 m47101 m48 1m49 1m5001 m51 m521 m5301 m54110 m5511011 m561 4.