Основные архитектуры построения ПЛИС. Простейшие ПЛИС - программируемые логические матрицы, это наиболее традиционный тип ПЛИС, имеющий программируемые матрицы И и ИЛИ . Построение микросхем ПЛМ рисунок 1.1 основано на том, что любая комбинационная функция может быть представлена в виде логической суммы и логических произведений.
Рисунок 1.1 - Построение ПЛМ Недостаток такой архитектуры - слабое использование ресурсов программируемой матрицы ИЛИ , поэтому дальнейшее развитие получили микросхемы, построенные по архитектуре программируемой матричной логики, имеющие программируемую матрицу И и фиксированную матрицу ИЛИ . К этому классу относятся большинство современных ПЛИС небольшой степени интеграции.
Разновидностью этого класса являются ПЛИС, имеющие только одну программируемую матрицу И . Следующий традиционный тип ПЛИС - программируемая макрологика.
ПЛИС такого типа содержат единственную программируемую матрицу И-НЕ или ИЛИ-НЕ , но за счёт многочисленных инверсных обратных связей способны формировать сложные логические функции. Выше перечисленные архитектуры ПЛИС содержат небольшое число ячеек, к настоящему времени морально устарели и применяются для реализации относительно простых устройств, для которых не существует готовых ИС средней степени интеграции.
Следующие классы ПЛИС - ПКМБ и ПВМ. ПКМБ - это ПЛИС, содержащие несколько МЛБ, объединённых коммутационной матрицей.
Каждый МЛБ представляет собой структуру типа ПМЛ, то есть программируемую матрицу И , фиксированную матрицу ИЛИ и макроячейки. ПЛИС типа ПКМБ, как правило, имеют высокую степень интеграции до 10000 эквивалентных вентилей, до 256 макроячеек. ИС ПКМБ имеют архитектуру, весьма удобную для реализации цифровых автоматов. ПВМ - это ПЛИС состоящие из ЛБ и коммутирующих путей в виде программируемых матриц соединений. ЛБ таких ПЛИС состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки, программируемый мультиплексор, D-триггер, а также цепи управления рисунок 1.2 . Рисунок 1.2 - Логический элемент ПВМ В структуре современных ПЛИС простых логических элементов может быть достаточно много, например, у ПЛИС емкостью до 1 миллиона вентилей число логических элементов достигает нескольких десятков тысяч.
За счет такого большого числа логических элементов они содержат значительное число триггеров, а также некоторые семейства ПЛИС имеют ВБП, что делает ПЛИС данной архитектуры весьма удобным средством реализации алгоритмов цифровой обработки сигналов, основными операциями в которых являются перемножение, умножение на константу, суммирование и задержка сигнала.
Вместе с тем, возможности комбинационной части таких ПЛИС ограничены, поэтому совместно с ПВМ применяют ПКМБ для реализации управляющих и интерфейсных схем. В зарубежной литературе такие ПЛИС получили название FPGA. К ПВМ классу относятся ПЛИС XC2000, XC3000, XC4000, Spartan, Virtex фирмы XILINX ACT1, ACT2 фирмы ACTEL, а также семейства FLEX8000 фирмы ALTERA, некоторые ПЛИС Atmel и Vantis.
Дальнейшее развитие архитектур идет по пути создания комбинированных архитектур, сочетающих удобство реализации алгоритмов ЦОС на базе таблиц перекодировок и реконфигурируемых модулей памяти, характерных для ПВМ-структур и многоуровневых ПЛИС с удобством реализации цифровых автоматов. Так, ПЛИС APEX20K фирмы Altera содержат в себе логические элементы всех перечисленных типов . 1.2