ПК на основе процессора INTEL 80286

Министерство образованияРоссийской Федерации Кафедра Электронные приборы и устройства Курсовая работа ПК на основе процессора INTEL 80286 Выполнил ст-т гр. ЭПУ - 42 Козачук Виталий МихайловичПроверил доц. Каф ЭПУДжумалиев Владимир Сергеевич Саратов 2001 г.СОДЕРЖАНИЕВВЕДЕНИЕ 2КОРПУСАПРОЦЕССОРОВ 3ФУНКЦИОНИРОВАНИЕМИКРОКОМПЬЮТЕРОВ С ШИННОЙ ОРГАНИЗАЦИЕЙ 3ОРГАНИЗАЦИЯСИСТЕМЫ ШИН L,X,S и M В КОМПЬЮТЕРЕ PC AT 4РЕГИСТРЫПРОЦЕССОРА 4Память 6 FPM 7 ЕDO 7 BEDO 7Вспомогательныемикросхемы для СМПУ 8 Тактовый генератор 8 Контролер прерываний 8 Контролер прямого доступа к памяти 8 Другие вспомогательные микросхемы 9 Набор микросхем или chipset 9Системныелокальные шины 9 Шина ISA 9 Шина EISA 10 Локальные шины VLB и PC10 Стандарт PC MCIA 11Микропроцессор 12Режимреальной адресации 12Режимзащиты 12Производительностьсистемы 13Системныепрерывания 13Сопроцессор 14 Описание 14 Условия программирования 14 Условия аппаратного обеспечения 14Базоваясистема ввода-вывода BIOS 15 Использование BIOS 15 Передача параметров 15Списокиспользованной литературы 16ВВЕДЕНИЕ Успехи новой технологии привели к широкому распространению персональныхкомпьютеров, позволяющих решать задачи, требующие весьма больших вычислений.Типичным и наиболее распространенным представителем таких мощных персоналок является компьютер PC AT производства фирмы IBM. Этот компьютер разработан на основепроцессора 80286 фирмы INTEL, представляющего сейчас один из наиболее мощныхшестнадцатиразрядных микропроцессоров, хотя за последнее время появились болеепроизводительные процессоры, и 80286 был снят с производства в ведущих странах.Но стоит остановиться на рассмотрении этого процессора и построенных на егооснове системах, т.к. на их примере нагляднее всего получить представление оновом классе машин - серии AT.В данной работе рассмотрены основные данные исравнительные характеристики на примере самой ранней модели компьютера- наотдельных логических ИМС и некоторых БИС, без применения микросхем сверхвысокойстепени интеграции и специальных ПЛИС и ПЛМ, на основе которых создаютсякомпьютеры сегодня.

Рассматривается центральный процессор с самой низкойтактовой частотой для 80286 чипов- 6 Мгц. КОРПУСА ПРОЦЕССОРОВDIP-Dual in line Package корпус с двухряднымрасположением штырьковых выводов шаг 2.5мм PGA pin Grid Array, керамический корпус с матрицей штырьковыхвыводов PQFP Plastic Quad Flat Pack, пластиковый корпус свыводами по сторонам квадрата SQFP Small Quad Flat Pack, миниатюрный корпус свыводами по сторонам квадрата PPGA Plastic Pin Grid Array, термоустойчивыйпластмассовый корпус SPGA Tape Garier миниатюрныйкорпус с ленточным носителемPGA, PPGA, SPGA обычноустанавливаются в ZIF-Socket Zero ilnsestion Force колодка сокет с нулевым усилениемустановки.

ФУНКЦИОНИРОВАНИЕ МИКРОКОМПЬЮТЕРОВС ШИННОЙ ОРГАНИЗАЦИЕЙ Шины микрокомпьютера образуетгруппа линий передачи сигналов с адресной информацией, данных, а такжеуправляющих сигналов.

Фактически ее можно разделить на три части адреснуюшину, шину данных и шину управляющих сигналов. Уровни этих сигналов в данный момент времени определяютсостояниесистемы в этот момент. На рис. 1 изображены синхрогенератор 82284, микропроцессор80286 и шинный контроллер 82288. Кроме того, показаны три шины адреса, данныхи управляющих сигналов. Синхрогенератор генерирует тактовый сигнал CLK длясинхронизации внутреннего функционирования процессора и других микросхем. Сигнал RESET производит сброс процессора в начальное состояние.

Это состояниепоказано на рисунке упрощенно.

Сигнал READY также формируется с помощьюсинхрогенератора. Он предназначен для удлинения циклов при работе с медленнымипериферийными устройствами. На адресную шину, состоящую из 24 линий, микропроцессорвыставляет адрес байта или слова, который будет пересылаться по шине данных впроцессор или из него. Кроме того, шина адреса используется микропроцессоромдля указания адресов периферийных портов, с которыми производится обменданными. Шина данных состоит из 16 линий. по которым возможнапередача как отдельных байтов. так и двухбайтовых слов. При пересылке байтоввозможна передача и по старшим 8 линиям, и по младшим.

Шина данных двунаправлена, так как передача байтов и слов может производится как в микропроцессор, так ииз него. Шина управления формируется сигналами, поступающиминепосредственно от микропроцессора, сигналами от шинного контроллера, а такжесигналами, идущими к микропроцессору от других микросхем и периферийныхадаптеров. Микропроцессор использует шинный контроллер дляформирования управляющих сигналов, определяющих перенос данных по шине. Онвыставляет три сигнала -SO, -SI, M -IO, которые определяют тип цикла шины подтверждение прерывания, чтение порта ввода вывода, останов, чтение памяти, запись в память. На основании значений этих сигналов шинный контроллерформирует управляющие сигналы, контролирующие динамику данного типа шины. Для того, чтобы понять динамику работы, разберем, какимобразом осуществляется процессором чтение слов из оперативной памяти.

Этопроисходит в течение 4 тактов CLK, или 2 состояний процессора т.е. каждоесостояние процессора длится 2 такта синхросигнала CLK . Во время первогосостояния, обозначаемого, как Т 4s 0, процессор выставляет наадресную шину значение адреса, по которому будет читаться слово.

Кроме того, онформирует на шине совместно с шинным контроллером соответствующие значенияуправляющих сигналов.

Эти сигналы и адрес обрабатываются схемой управленияпамятью, в результате чего, начиная с середины второго состояния процессораТ 4c 0 т.е. в начале четвертого такта CLK , на шине данныхпоявляется значение содержимого соответствующего слова из оперативной памяти.

Инаконец, процессор считывает значение этого слова с шины данных.

На этомперенос копирование значения слова из памяти в процессор заканчивается.

Таким образом, если частота кварцевого генератора, определяющая частоту CLK, равна 20 МГц, то максимальная пропускная способностьшины данных равна 20 4 миллионов слов в секунду, или 10 В сек. Реальнаяпропускная способность существенно ниже. ОРГАНИЗАЦИЯ СИСТЕМЫ ШИН L,X,S и MВ КОМПЬЮТЕРЕ PC AT На самом деле, в реальном компьютере имеется не одна, анесколько шин рис. 2 . Основных шин всего три, а обозначаются они как L- шина,S- шина, X- шина. Нами ране рассматривалась L-шина. Можно ввести понятиеудаленности шины от процессора, считая, что чем больше буферов отделяют шину, тем она более удалена от процессора. Основной шиной, связывающей компьютер в единое целое, является S- шина. Именно она выведена на 8 специальных разъемов слотов. Этислоты хорошо видны на системной плате компьютера.

В них стоят платыпериферийных адаптеров. Линии адреса, идущие от микропроцессора, образуют так называемуюL- шину. Для передачи этого адреса на S- шину имеются специальные буферныерегистры- защелки.

Эти регистры- защелки не только передают адрес с L- шины наS- шину, но так же разъединяют их в случае необходимости.

Такая необходимостьвозникает, например, когда осуществляется прямой доступ к памяти. В этом случаена S- шину выставляют контроллер прямого доступа 8237А и так называемыестраничные регистры. Они подключены к X- шине, которая так же через буферныерегистры соединена с системной S-шиной. Таким образом, наличие трех шин позволяетвыставлять адреса на системную шину различным микросхемам. Все микросхемы на системной плате, кроме процессора исопроцессора, подключены к X- шине, в которой имеется адресная часть XА-шина, линия данных XD- шина и управляющие сигналы XCTRL- шина. Поэтому ониотделены от процессора двумя буферами между L- и S- шинами и между S- и X-шинами. Кроме этих трех шин в компьютере имеется M- шина, предназначенная для отделения системной S- шины от оперативной памяти. РЕГИСТРЫ ПРОЦЕССОРА 80286Набор регистров процессора 80286 представляет собой строгоерасширение набора регистров 8086, который имел 14 регистров.

В процессоре 80286появились дополнительно еще 5 новых регистров, в результате чего их общее числоувеличилось до 19. Далее рассматриваются так называемые видимые регистры, содержимое которых можно либо прочитать, либо изменить программнымспособом.

Отметим, что в процессоре имеются невидимые регистры, хранящие различную информацию для работы процессора и ускоряющие его работу. Регистры представлены на рисунке невидимые изображены одинарнойлинией. AX AH AL BX BH BL CX CH CL DX DH DL SP BP SI DI Права доступа к сегменту CS Базовый адрес сегмента CS Размер сегмента CS CS Права доступа к сегменту DS Базовый адрес сегмента DS Размер сегмента DS DS Права доступа к сегменту SS Базовый адрес сегмента SS Размер сегмента SS SS Права доступа к сегменту ES Базовый адрес сегмента ES Размер сегмента ES ES IP F MSW Базовый адрес таблицы GDTR Базовый адрес таблицы IDTR Права доступа Базовый адрес сегмента с локальной дескрипторной таблицей Размер сегмента с локальной таблицей LDTR Права доступа Базовый адрес сегмента состояния текущей задачи Размер сегмента с состоянием задачи TR Регистры можно объединить в группы по схожести выполняемыхими функций.

В первую группу, называемую группой регистров общего назначения, входят регистры AX, BX, CX, DX. Они предназначены в основном для храненияданных- шестнадцати битных слов. Только регистры BX и DX могут дополнительноиспользоваться как адресные регистр BX- как адрес смещения байта или слова воперативной памяти, регистр DX- как адрес порта ввода вывода.

При обработкеданных каждый из этих регистров имеет свои особенности.

Например, регистр AXвсегда используется как один из операндов в команде умножения, регистр CXиспользуется как счетчик командой LOOP организации цикла, DX как расширениерегистра AX в командах умножения и деления. Эти регистры можно рассматриватькак состоящие из двух однобайтовых регистров каждый AX состоит из AH иAL,BX- из BH и BL и т.д. Следующую группу образуют регистры SP, BP, SI, DI. Этагруппа называется группой адресных и индексных регистров.

Из названия видно, что эти регистры могут использоваться в качестве адресных. Кроме того, их можноиспользовать в качестве операндов в инструкциях обработки данных. Третья группа регистров CS, DS, SS, ES образует группусегментных регистров. В процессоре 80286 доступ к данным и коду программы осуществляетсячерез окна размером максимум 64К каждое. Есть окно с программой, его начало определяется регистром CS есть окно с данными, начало которогоопределяется регистром DS. Начало окна со стеком определяется регистром SS, адополнительного окна с данными- регистром ES.В процессоре 80286 появилась возможность размещать таблицувекторов прерываний в произвольном месте оперативной памяти, а не обязательно всамом начале, как в процессоре 8086. Для этого имеется специальный регистрIDTR, по структуре аналогичный специальному сорока битному регистру GDTR определяющий положение и размер глобальной дескрипторной таблицы, дляопределения же локальной дескрипторной таблицы имеется шестнадцати битныйрегистр LDTR . Он определяет начало и размер таблицы векторов прерываний. Имеются так же специальные команды его чтения и записи.

Регистр IP служит для хранения адреса смещения следующейисполняемой команды, а регистр F- для хранения флагов. В процессоре 80286 появился новый регистр MSW, называемыйсловом состояния, или регистром состояния.

Его значение прежде всего в том, что, загружая этот регистр состояния специальным значением с битом PE 1 , мытем самым переключаем режим работы с обычного на защищенный.

И наконец, последний девятнадцатый регистр TR служит дляорганизации многозадачной работы процессора в защищенном режиме. В обычномрежиме он просто недоступен. Этот регистр служит селектором сегмента состояниязадачи. Существуют выполняемые только в защищенном режиме команды чтения этогорегистра TR и записи в него. Таким образом, а процессоре 80286 при сравнении его с 8086появилось пять новых видимых регистров и шесть невидимых, четыре из которых связаны с регистрами CS, DS, SS, ES.Все новые регистры служат для управления доступом к памяти и организациимногозадачной работы процессора.

Память В отличие отнедавно появившихся типов памяти, работа ИС асинхронной памяти не привязанажестко к тактовым импульсам системной шины. Поэтому данные на этой шинепоявляются в произвольные моменты времени асинхронно. Но поскольку контроллерпамяти и системной шины - устройство синхронное, то отсчет времени ведется втактах. И если данные появятся на выходах ИС даже сразу после тактовогоимпульса, они будут обработаны только с приходом следующего импульса.

Это ограничиваетвозможности асинхронных ИС. Самым первым способом обмена данными с ОЗУ был такназываемый Conventional с рабочей частотой от 4,77 до 40 МГц. Онпозволял считывать и записывать информацию в строку только на каждый пятый такт по механизму, описанному ранее. Поэтому из-за своей медлительности он вскоребыл заменен более прогрессивными типами. Для Conventional общее число тактов, затрачиваемых на пересылку 4 строк данных, равно 20 5 тактов для доступа попервому адресу 5 по второму 5 по третьему 5 по четвертому. FPMЭто самыйранний тип памяти, применявшийся во всех 286-386 компьютерах. В нем реализованрежим постраничной адресации fast page mode. Этот режим основан на том, чтопосле выбора строки в ядре передача данных на выход и с выхода выполняетсяпросто подключением к входным выходным формирователям данных нужного столбца столбцов, если понимать под столбцом один разряд в матрицеядра. Следовательно, при повторных обращениях к одной и той же строке ядра ненужно подавать адрес строки, дешифрировать его, считывать строку. В FPMповышение скорости обмена данными достигается благодаря передаче полного адреса строки и столбца только при первом обращении к памяти.

При остальныхобращениях в пределах той же строки указывается лишь сокращенный адрес толькостолбцы. В результате потери времени сокращаются на два такта, ранее нужныедля передачи адреса каждой строки нет тактов для передачи собственно адресастроки и активизации сигнала RAS . Схема чтения FPM теперь другая - 5 3 3 3, дажена частоте 66 МГц. По сравнению с Conventional 20 тактов это дает увеличениепроизводительности на целых 70 . Однако если программа часто обращается кразным областям памяти, переходя на другую строку ядра, то формируется полныйадрес, что сводит преимущества метода на нет. К счастью, на практике частопроисходит обмен достаточно крупными сплошными массивами данных например, многие команды процессора кодируются несколькими байтами. Возможно, именнопоэтому метод был положен в основу всех последующих технологий, однако нужновсе же не забывать, что все их преимущества также проявляются только в пределаходной страницы строки ядра. EDOАрхитектура EDO extended dataoutput характеризуется увеличенным по сравнению с FPM временем хранения данныхна выходе микросхемы.

Дело в том, что в обычных ИС FPM выходные данные остаютсядействительными только при активном сигнале CAS рис. 2б. Из-за этого привтором и последующих доступах к странице требуется три такта такт переключенияCAS в активное состояние, такт считывания данных и такт переключения CAS внеактивное состояние.

В ИС EDO данные запоминаются во внутреннем регистре поактивному спадающему фронту сигнала CAS и сохраняются еще некоторое времяпосле появления следующего активного фронта.

Это позволяет нормальноиспользовать данные, когда CAS переведен в неактивное состояние.

При этом схемачтения у EDO уже 5 2 2 2 11 , что на 20 быстрее FPM 14 , и нормальная работавозможна даже при тактовой частоте контроллера памяти и системной шины 75МГц. Память EDO до сих пор верой и правдой служит во всех компьютерах счастотой процессора до 166 МГц и с системными платами на чипсетах до Intel 430FX , а также во многих видеоускорителях трехмерной графики. EDO такжеиспользуется в тех случаях, когда мощный контроллер памяти сам оптимизируеторганизацию банков памяти и их чередование при многобанковой структуре ОЗУ,характерной для некоторых серверов.

Несмотря на появление других типов, этоттип ИС еще долго не уйдет со сцены - это подтверждается и тем, что ведущиепроизводители чипов ОЗУ начали выпуск модулей со 128 Мб. BEDO burst EDO - EDO с пакетной пересылкой данных Архитектура BEDO была разработанав компании VIA Technologies - известном производителе чипсетов для материнскихплат.

В ней наряду с технологиями FPM и EDO используется пересылка данныхпакетами burst. Новизна такого метода в том, что при первом обращении данныеавтоматически считываются сразу же для нескольких последовательных слов ведьядро устроено так, что всегда считывается целая строка, то есть все столбцыстановятся известны. При этом для пересылки burst-пакета задаются адрес строкии адрес только самого первого столбца, а внутренний счетчикавтоматически следит за тем, чтобы был передан весь пакет.

Это исключает необходимостьпересылать адреса для последующих ячеек. Таким образом, благодаряburst-технологии увеличивается эффективность последовательного чтения большихмассивов данных.

Новый способ пересылки сокращает время считывания каждогослова еще на такт, что позволяет BEDO работать по схеме 5 1 1 1 всего 8тактов. Однако для этого необходима поддержка со стороны набора системнойлогики. В число таких наборов входят Intel 430 HX, VIA 580VP, 590VP.Максимальная паспортная рабочая частота BEDO - 66 МГц, хотя ИС хорошо функционируютна частоте вплоть до 83 МГц. BEDO еще не успела широко распространиться, какбыла вытеснена SDRAM, разработанной приблизительно в то же время Intel. Завершая рассмотрение асинхронных типов ИС, отметим, что их быстродействиепринято характеризовать временем цикла обращения, то есть минимальным периодом, с которым можно выполнить циклическое обращение по произвольным адресам всепять операций. Именно это имеется в виду, когда говорят о 60-наносекундном модуле. При переходе к синхронной памяти использующейдля работы внешнюю тактовую частоту вместо продолжительности цикла доступастали применять минимально допустимый период тактовой частоты.

Так появились 10-нс модули памяти , 8-нс и даже 7-нс. Увы, за один такт добраться к произвольным данным не могут и они. Вспомогательные микросхемыдля СМПУ.

Тактовый генератор

Другиевспомогательные микросхемыТаймеры, реализованные ранее на микрос... Теоретическая скорость передачи могла достигать 4,5Мбайт всекунду. Шина ISAШина ISA разрабатывалась для возможностеймикропроцессора Intel... Системные платы сшиной ISA допускали возможность синхронизации работы ... Информация, из которых исполняется на этапе подготовки системы к работ...

Локальные шины VLB и PC

Вторая версия PCMCIA определяет только 3 типагабаритных размеров для P... Два первых типаограничивают размеры PC Card до 54мм в ширину и 85,6мм ... Микропроцессор обращается к памяти, генерируя 20-разрядныефизические а... искатель, однако, определяет индекс в резидентной таблице памяти, ане ... операции передачи данных по 8-разрядной шине на8-разрядные устройства ...

Описание

Математический сопроцессор персонального компьютера IBM PCAT позволяет... Описание. Сопроцессор работает параллельно с микропроцессором, этосокращает врем... Сопроцессор работает с семью типами числовых данных, которые делятся н...

Условия программирования

Пространство регистров можно использовать как стекили как постоянный н... Условия программирования. Сопроцессор имеет восемь 80-разрядных регистров, которыеэквивалентны е... Сопроцессор предлагает расширенный набор регистров, команди типов данн...

Условия аппаратного обеспечения

Сопроцессор подсоединен так, что онфункционирует как устройство ввода-... Микропроцессор посылает коды операций и операнды в эти портыввода-выво... Это позволяет использовать код, записанный для любого персонального ко... В режим реальной адресациион может возвратиться, если будет выполнена ... Целью BIOS является обеспечение операционной связи ссистемой и освобож...

Использование BIOS

Использование BIOS Доступ к BIOS обеспечивается через программные прерываниямикросхемы 80286 в режиме реального времени. Каждая точка входа в BIOS доступначерез собственное прерывание. например, для определения объема базового ОЗУ,доступного в системе, содержащей 80286, в режиме реального времени, прерываниеINT 12H вызывает рабочую программу BIOSа для определения размера памяти ивозвращает полученное значение системе.

Передача параметров

Э. Список использованной литературы1. М Финансы и статистика 1995г.3. Большая часть информации взята из Internet, но по причине ограниченнос... Если функция BIOS содержит в себе нескольковозможных операций, то реги...