рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Организация оперативной памяти

Работа сделанна в 2001 году

Организация оперативной памяти - Реферат, раздел Связь, - 2001 год - Подсистема памяти современных компьютеров Организация Оперативной Памяти. Теперь, Имея Общее Представление О Работе Раз...

Организация оперативной памяти. Теперь, имея общее представление о работе разных типов динамической памяти, обсудим варианты построения модулей памяти и организационные способы повышения производительности.

Микросхемы DRAM выпускают с разрядностью данных 1, 4, 8 9, 16 18 бит. Минимальной единицей упаковки, которая воспринимается системной платой компьютера, является банк памяти. Банк представляет собой объединение микросхем, обеспечивающее разрядность данных шины памяти. Так, для 386SX банк имеет разрядность 16 бит, для 386DX-486 - 32 бита, а для P5-P6 - 64 бита 8 байт. В банке все одноименные адресные входы микросхем и линии RAS соединяются параллельно.

Каждый банк выбирается своим сигналом RAS . Линии CAS или и WE должны быть индивидуальными для каждого байта, чтобы обеспечить возможность индивидуальной записи в любой байт банка. Микросхемы собираются в модули разрядностью 1 SIMM-30, SIPP , 4 SIMM-72 или 8 байт DIMM . Модули могут содержать один или два банка микросхем двусторонние модули. Однако полный банк памяти для машин с процессорами P5-P6 набирается парой модулей SIMM-72 или одним DIMM. Количество банков на системной плате ограничивается возможностями чипсета количеством линий RAS или и количеством слотов для памяти.

Первое ограничение является причиной известной проблемы с двусторонними модулями - в ряде плат установка такого модуля в один слот не позволяет использовать еще один слот. Увеличению числа слотов препятствует ограниченная нагрузочная способность шины памяти - каждый слот тем более, с модулем вносит паразитную емкость и индуктивность, ограничивающие быстродействие шины. Из-за влияния этой нагрузки для работы модулей SDRAM на частоте шины 100 МГц была разработана спецификация PC100, в которой кроме требований к быстродействию микросхем памяти задаются и правила разводки сигнальных и питающих проводников и прочие конструктивные нюансы.

Теперь появляется и аналогичная спецификация PC133 - для частоты шины 133 МГц. Однако повышение тактовой частоты традиционной шины памяти технически сложно из-за большого числа сигнальных проводников. Популярные ныне модули DIMM SDRAM используют 32 адресных и управляющих линии и 64 72 или 80 с контрольными линии данных, при этом каждый дополнительный слот памяти требует еще несколько управляющих линий.

На высоких частотах приходится учитывать задержки распространения сигналов в проводниках, и что самое неприятное - неодинаковость этих задержек, или перекос skew. Установка более одного банка памяти дает потенциальную возможность повышения производительности памяти за счет организации чередования банков bank interleaving. Идею чередования проще пояснить на примере двух банков.

Адресация памяти организуется так, чтобы ячейки, передаваемые в соседних тактах пакетного цикла, располагались в разных банках сделать это несложно, поскольку пакеты выравниваются по границам строк кэша, которые фиксированы. Теперь контроллер памяти при передаче пакета будет обращаться к банкам поочередно, в результате чего частота передачи данных в такой системе может быть удвоенной по отношению к максимальной частоте работы отдельного банка.

В чередовании может участвовать и большее число банков. Из разбиения на мелкие банки можно извлечь и другую выгоду. Поскольку современные процессоры способны параллельно выставлять несколько запросов на транзакции с памятью, скрытые фазы обработки запросов, обусловленные необходимым временем доступа, относящихся к разным банкам, могут выполняться одновременно. Однако это требует некоторого усложнения контроллера памяти и обеспечения независимости банков возможности активации одного банка до предзаряда предыдущего. Независимость банков для асинхронной памяти достигается сугубо экстенсивным способом - увеличением числа линий интерфейса.

Микросхемы SDRAM могут иметь внутреннюю 4-банковую организацию, независимость банков поддерживается синхронным интерфейсом. Чем больше будет независимых банков в ОЗУ, тем больше вероятность возможности их одновременного использования при обслуживании произвольных конкурирующих запросов. Итак, подведем итоги развития, считая отправной точкой память FPM. Для повышения производительности 1. Повышают быстродействие ядра запоминающих ячеек - пока остановились на 40 нс. 2. Применяют конвейеризацию внешнюю - память EDO, внутреннюю - BEDO и SDRAM . 3. Увеличивают количество независимых банков в SDRAM - внутренне до четырех . 4. Увеличивают разрядность данных, для процессоров P5-P6 до 8 байт. 5. Повышают скорость передачи данных по интерфейсу памяти - в SDRAM частота схода с конвейера до 100-133 МГц, в DDR SDRAM - 2 х 100 200 МГц. Пункты 3 и 4 сильно мешают прогрессу по п. 5 - 96 цепей к одному модулю развести без перекосов довольно сложно.

Широкая разрядность интерфейса сковывает и масштабируемость памяти нельзя увеличить объем ОЗУ, добавляя по одной микросхеме - можно только по четыре а чаще по восемь.

– Конец работы –

Эта тема принадлежит разделу:

Подсистема памяти современных компьютеров

Произвольность доступа подразумевает, что процессор в любой момент может считать или записать любой байт слово, двойное слово из этой памяти.… В ПЗУ располагается BIOS базовая система ввода-вывода компьютера и некоторые… Следующий уровень в иерархии - дисковая память.

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Организация оперативной памяти

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Общий принцип доступа к данным
Общий принцип доступа к данным. Массив данных представляет собой некое подобие координатной сетки, где есть положения по горизонтали адрес строки и по вертикали адрес столбца. На пересечении каждог

Традиционная память с асинхронным интерфейсом
Традиционная память с асинхронным интерфейсом. В традиционной памяти сигналы RAS и CAS , обслуживающие запоминающие ячейки, вводятся непосредственно по соответствующим линиям интерфейса. Вся

Память с синхронным интерфейсом
Память с синхронным интерфейсом. SDRAM и DDR SDRAM Для вычислительного конвейера, в котором могут параллельно выполняться несколько процессов и запросов к данным, гораздо удобнее синхронный интерфе

Память Rambus DRAM
Память Rambus DRAM. Память RDRAM Rambus DRAM имеет интерфейс, существенным образом отличающийся от традиционного и синхронного интерфейса. Запоминающее ядро этой памяти построено все на тех

Виртуальная память и организация защиты памяти
Виртуальная память и организация защиты памяти. Концепция виртуальной памяти. Общепринятая в настоящее время концепция виртуальной памяти появилась достаточно давно. Она позволила решить целый ряд

Терминология
Терминология. access cycle - цикл обращения - последовательность иногда ее длительность операций устройства памяти между двумя последовательными актами чтения либо записи. Включает в себя, в частно

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги