Описание электрической принципиальной схемы

Описание электрической принципиальной схемы. Микропроцессор 1821ВМ85. На рисунке 1 показана структурная схема ЦП 1821ВМ85. ЦП организован вокруг своей внутренней шины данных, с которой соединены накопитель, арифметико-логическое устройство, регистр кода операций и содержащий 8-битовые и 16-битовые регистры массив регистров.

Хотя ЦП 1821ВМ85 это 8-битовая ЭВМ, 16-битовые регистры нужны для адресации памяти можно адресовать 65536 ячеек. Микропроцессор содержит устройство управления и синхронизации, которые дирижируют движением сигналов во внутренней шине данных и по внешним линиям управления в соответствии с выходными сигналами дешифратора кода операций. Для него требуется источник питания с напряжением 5 В. Микропроцессор имеет 18 8-разрядных регистров. Регистры МП имеют следующее назначение В МП использована мультиплексная шина данных.

Адрес передается по двум шинам старший байт адреса - по шине адреса, а младший байт адреса - по шине данных. В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот младший байт может быть зафиксирован в любом 8-разрядном фиксаторе посредством подачи сигнала отпирания фиксатора адреса ALE . В остальное время машинного цикла шина данных используется для передачи данных между ЦП и памятью или устройствами ввода вывода. ЦП вырабатывает для шины управления сигналы S0, S1 и IO М. Кроме того, он же выдает сигнал подтверждения прерываний INTA. Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора тактовых импульсов.

Для обеспечения простого последовательного интерфейса в МП предусмотрены линия последовательного ввода данных SOD . МП имеет всего 5 входов для подачи сигналов прерываний INTR, RST5.5, RST6.5, RST7.5. и TRAP. Сигнал INTR имеет такое же назначение, как и сигнал INT в МП 580ВМ80. Каждый из входов RST5.5, RST6.5, RST7.5. может программно маскироваться.

Изм. Лист Докум. Подп. Дата Лист 7 схему проц-а см. ниже Изм. Лист Докум. Подп. Дата Лист 8 Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не установлена, то на указанные маскируемые прерывания МП будет реагировать, помещая при этом содержимое счетчика команд в стек и переходя к выполнению программы, адрес которой определяется вектором реестра. Так как прерывания TRAP не может, быть маскировано, при появлении запроса прерывания на этом входе микропроцессор будет всегда переходить к выполнению программы, указанной вектором реестра.

Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому прерыванию записан некоторый постоянный приоритет сигнал TRAP имеет наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший приоритет. Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом на вход HOLD нужно подать уровень логической 1 . Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится в состояние логической 1 . Перевод этой линии в состояние логической 1 означает, что МП прекратил управление АШ, ШД и шиной управления. Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать уровень логического 0 . Это необходимо, когда время реакции памяти или устройства ввода вывода больше, чем время цикла команды.

Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт это КОП команды.

КОП определяет природу команды, по КОПу ЦП определяет, нужны ли дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа которых МП 1821ВМ85 использует 244. Основная последовательность действий при выполнении любой команды такова 1. Микропроцессор выдает в память адрес, по которому хранится код операции команды. 2. Код операции читается из памяти и вводится в микропроцессор. 3. Команда дешифруется процессором.

Микропроцессор настраивается на выполнение одной из основных функций в соответствии с результатами дешифрации считанного кода операции. Фундаментальной и отличительной особенностью использования МП при проектировании устройств заключается в следующем синхронизация всех сигналов в системе осуществляется схемами, входящими в состав кристалла микропроцессора.

Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая тактовая частота равна 3.072 МГц. В этом случае длительность одного машинного такта приблизительно равна 325 мс, а требуемое время доступа к памяти - около 525 мс, что соответствует облегченному режиму для МОП памяти. Изм. Лист Докум. Подп. Дата Лист 9 Адресная шина микропроцессора 1821ВМ85. В МП 1821МВ85 используется принцип временного мультиплексирования функций выводов, когда одни и те же выводы в разные моменты времени представляют разные функции.

Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины данных, либо младших разрядов адресной шины. Необходимо фиксировать логические состояния выводов AD0AD7 МП в моменты, когда они функционально представляют адресные разряды А0А7. Для этого необходимо точно знать, когда на этих выводах отображается адресная информация.

В корпусе МП существует специальный вывод N 30, обозначенный ALE - открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому 0 . Если информация на выводах AD0AD7 N 1219 , является адресной А0А7, то ALE переводится в состояние логической 1 . При перехода ALE из состояния логической 1 в состояние логического 0 информация на AD0AD7 должна быть зафиксирована. Отметим что для стробирования адресной информации от МП может быть использован любой фиксатор.

Единственная предосторожность, которую необходимо соблюдать при использовании фиксаторов, заключается в согласовании нагрузки по току для выводов AD0AD7 МП 1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора не является слишком большим для МП. В качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от микропроцессора. Регистр - это линейка из нескольких триггеров. Можно предусмотреть логическую схему параллельного отображения на выходах состояния каждого триггера.

Тогда после заполнения регистра от параллельных выводов, по команде разрешения выхода, накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах. Для удобства поочередной выдачи данных от таких регистров буферных накопителей в шину данных процессора параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z состояние. Микросхема 1533ИR22 - восьмиразрядный регистр - защелка отображения данных, выходные буферные усилители которого имеют третье Z -состояние.

Пока напряжение на входе 11 высокого уровня, данные от параллельных входов отображаются на выходах. Подачей на вход 11 напряжения низкого уровня, разрешается запись в триггеры нового восьмибитового байта. Если на вход 1 подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z состояние. Таким образом, с помощью микросхемы 1533ИR22 мы фиксируем адресную информацию, поступающую от МП. Изм. Лист Докум. Подп. Дата Лист 10 Изм. Лист Докум. Подп. Дата Лист 11 Шина данных микропроцессора 1821ВМ85. Шина данных в отличие от шины адреса является двунаправленной.

Значит необходимо предусмотреть буфер, который по соответствующим сигналам управления от МП будет пропускать данные как к МП, так и от него. В качестве двунаправленного буфера будем использовать микросхему 1533 АП6. Микросхема 1533 АП6 содержит 8 ДНШУ с тремя состояниями выводов, два входа разрешения ЕАВ - 1 переключение направления каналов и - 19 перевод выхода канала в состояние Z . В качестве управляющих сигналов будем использовать сигналы EN. Если сигнал подать на вход 1 микросхемы 1533 АП6, то при 0 направление передачи информации ВА 1 направление передачи информации АВ Подача сигнала EN на вход 19 микросхемы 1533 АП6, при котором выводы переходят в третье Z состояние, будет рассмотрена ниже. Изм. Лист Докум. Подп. Дата Лист 12 Генератор тактовых импульсов для микропроцессора 1821 ВМ85. Схема генератора тактовых импульсов микропроцессора 1821ВМ85 содержится в самом микропроцессоре. Достаточно подключить кварцевый резонатор к выводам 1 и 2 МП. Кварцевый резонатор может иметь любую частоту колебаний в диапазоне от 1 до 6 МГц. Эта частота делится пополам, и соответствующие импульсы используются в МП. На рисунке 2 показана схема подключения кварцевого резонатора, в результате чего обеспечивается синхронизация МП 1821ВМ85. Оперативные запоминающие устройства. ОЗУ предназначены для записи, хранения и считывания двоичной информации.

Структурная схема представлена на рисунке 3. Рисунок 3 НК - накопитель DCX, DCY - дешифраторы строк и столбцов УЗ - устройство записи, УС - устройство считывания, УУ - устройство управления.

Т.к. ОЗУ организовано как 2Кх8, значит необходимо использовать АОА10 адресных линий и DOD7 линий шины данных.

Изм. Лист Докум. Подп. Дата Лист 13 Для управления функционированием схемы используется 3 вывода 1 RE - 21 2 CE - 18 3 OE - 20 Микросхема 537РУ10 функционирует в 3 режимах режим хранения данных режим считывания данных режим записи данных Таблица истинности Запись и считывание производится по 8 бит. При считывании можно запретить вывод информации 1 . В качестве управляющих сигналов можно использовать сигналы WR, RD, CSO. Изм. Лист Докум. Подп. Дата Лист 14 Постоянное запоминающее устройство.

Структурная схема ПЗУ аналогична структурной схеме ОЗУ, только отсутствует устройство записи, т.к. после программирования ПЗУ, информация из него только считывается.

Так как ПЗУ организована как 8к х 8, значит необходимо использовать А0А12 адресных линий и D0D7 линий шины данных. Для управления функционирования схемы используются 2 вывода CS - 20, ОЕ - 22. Микросхема 573РФ4 функционирует в 2-х режимах режим хранения и режим считывания. Считывание информации производится по 8 бит. В качестве сигналов управления будем использовать сигнал RD и сигнал, который будет поступать по старшей адресной линии. Таблица истинности Изм. Лист Докум. Подп. Дата Лист 15 Таймер.

Одно из наиболее необходимых эксплуатационных удобств - наличие встроенных часов, показания которых постоянно или по запросу оператора выводятся на экран. Можно также обеспечить выдачу команд на включение или выключение внешних устройств в заданное время. Часы могут быть реализованы как программно, так и аппаратно. Условное обозначение и основная схема включения Сигнал тактового генератора можно снять с выхода CKOUT для использования в других устройствах системы.

Он поступает на этот вход непосредственно CKFS 1 или после деления частоты на четыре CKFS 0 . Микросхема имеет выход ещё одного сигнала SQW , получаемого делением частоты тактового генератора. Коэффициент деления задается командами, поступающими от процессора. Включается и выключается этот сигнал также командами процессора. Микросхема связана с микропроцессором через двунаправленную мультиплексированную шину адреса - данных AD0AD7 . Для управления записью и считыванием информации служат входы выбор микросхемы , AS строб, адреса , DS строб данных и R чтение - запись. Изм. Лист Докум. Подп. Дата Лист 16 Распределение памяти микросхемы 512ВИ1 - 1 шина AD, входы DS и R отключены от шин процессора и снижается мощность потребления 0 должен сохраняться неизменным во время всего цикла записи и чтения.

Сигнал AS подается в виде положительного импульса во время наличия информации об адресе на шине AD0AD7. Адреса записываются во внутренний буфер микросхемы по срезу этого импульса. В этот же момент анализируется логический уровень сигнала на входе DS и в зависимости от него устанавливается дальнейший режим работы входов DS и R . В нашем случае на вход AS подаем сигнал ALE, который генерируется процессором для фиксации адреса.

Выход запрос прерывания предназначен для сигнализации процессору о том, что внутри микросхемы произошло событие, требующее программной обработки. Прерывания бывают 3-х типов 1 после окончания обновления информации 2 по будильнику 3 периодические с периодом SQW Вход предназначен для установки в исходное состояние узлов микросхемы, ответственных за связь с микропроцессорной системой 0 - никакое вмешательство со стороны процессора невозможно.

На ход часов, календарь и содержание ячеек ОЗУ этот вход не влияет. Вход PS датчик питания - контроль непрерывности подачи питающего напряжения. Он подключается таким образом, чтобы напряжение на нем падало до 0 при любом, даже кратковременном отключения питания микросхемы.

Изм. Лист Докум. Подп. Дата Лист 17 Устройство ввода-вывода. Программное устройство ввода-вывода параллельной информации, применяется в качестве элемента ввода-вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации. Обмен информацией между магистралью данных систем и микросхемой 580ВВ85 осуществляется через 8 разрядный двунаправленный трехстабильный канал данных. Для связи с периферийными устройствами используется 24 линии В В, сгруппированные в три 8 разрядных канала ВА, ВВ, ВС, направление передачи информации и режимы работы которых определяются программным способом. 1-4 37-40 - ВА3 - ВА0 ВА7ВА4 - входы выходы - информационный канал А. 1017 - ВС7ВС0 - входы выходы - информационный канал С. 1825 - ВВ0ВВ7 - входы выходы - информационный канал В. 5 вход - чтение. 6 вход - выбор кристалла. 7 - GND общий. 8,9 - А0, А1 - вход - младший разряд адреса 26 - Uсс - питание. 35 - SR - вход - установка исходного состояния. 36 вход - запись. Микросхема может функционировать в 3-х основных режимах.

В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через 2 независимых 8 разрядных канала ВА, ВВ и два 4 разрядных канала ВС. Изм. Лист Докум. Подп. Дата Лист 18 В режиме 1 обеспечивается возможность ввода или вывода информации в или из периферийного устройства через 2 независимых 8 разрядных канала ВА, ВВ по сигналам квитирования.

При этом линии канала С используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленную 8 разрядную шину ВА по сигналам квитирования. Для передачи и приема сигналов управления обменом используются 5 линий канала ВС. Выбор соответствующего канала и направление передачи информации через канал определяется сигналами А0, А1 и сигналами Режим работы каждого из каналов ВА, ВВ, ВС определяется содержимым регистра управляющего слова РУС . Производя запись управляющего слова в РУС можно перевести микросхему в один из 3-х режимов работы режим 0-простой ввод вывод режим 1-стробируемый ввод вывод режим 2-двунапрвленный канал.

При подаче сигнала SR РУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации. Режим работы каналов можно изменить как в начале, так и в процессе выполнения работающей программы, что позволяет обслуживать различные периферийные устройства в определенном порядке одной микросхемой.

При изменении режима работы любого канала все входные и выходные регистры каналов и триггеры состояния сбрасываются. Изм. Лист Докум. Подп. Дата Лист 19 Фиксирующая схема. Как уже отмечалось выше необходимо подавать сигналы в блок индикации канала 2 индикатора в строго определенные моменты времени. Для этого необходимо предусмотреть устройство, которое по сигналам от процессора, будет пропускать информацию на один из индикаторов блока индикации.

В качестве элементов фиксирующей схемы будем использовать 2 регистра типа 1533UP23. Регистр, аналогичный UP22, нос 8 тактируемыми триггерами. Регистр принимает и отображает информацию синхронно с положительным перепадом на тактовом входе. Таким образом, подавая тактирующие сигналы на вход С 11 регистра 1533UP23, мы разрешаем прохождение сигналов на соответствующий индикатор в строго определенные моменты времени. Согласующая схема. Для организации вывода информации в остальные блоки тюнера будем использовать регистр 1533UP23, тактируемый сигналами от микропроцессора. Для приема информации в устройство управления будем использовать шинный формирователь 1533АП6. Как известно шинный формирователь обеспечивает передачу информации в обоих направлениях.

Для обеспечения только ввода данных вывод 1 соединим с корпусом. Если появится необходимость в выводе большего количества информации из устройства управления, то с помощью микросхемы 1533АП6 можно будет решить данную проблему. Изм. Лист Докум. Подп. Дата Лист 20 Схема дешифрации.

В предыдущих главах были рассмотрены основные блоки схемы управления и было отмечено, что МП в строго определенные моменты времени должен взаимодействовать с определенными микросхемами. Поэтому в данной схеме необходимо предусмотреть устройство, которое по сигналам от процессора, будет подключать к его шинам адреса или данных ту или иную микросхему или группу микросхем. Из этого можно заключить, что в схеме системы должен протекать некоторый процесс однозначного выбора и он организуется подачей на линии адреса А11А15 определенного кода выбора или сигнала разрешения доступа к отдельному блоку или блокам.

К счастью, эта проблема является классической и она имеет простое решение. В частности можно использовать дешифратор, выполненный в виде ТТЛ устройства среднего уровня интеграции, предназначенного для преобразования двоичного кода в напряжение логического уровня, которое появляется в том выходном проводе, десятичный номер которого соответствует двоичному коду. В последствии выходной провод дешифратора подключают к входу Выбор микросхемы нужной микросхемы например вывод 18 CS микросхемы 537РУ10 . Микросхема 1533ИД7 - высокоскоростной дешифратор, преобразующий трехразрядный код А0А2 13 в напряжение низкого логического уровня, появляющегося на одном из восьми выходов 07. Дешифратор имеет трехвходовый логический элемент разрешения.

Дешифрация происходит, когда на входах 4 и 5 , напряжение низкого уровня, а на входе Е3 6 высокого.

При других логических уровнях на входах разрешения, на всех выходах имеются напряжения высокого уровня. В качестве информационных сигналов будем использовать сигналы, поступающие по адресным линиям А11А13 сигналов разрешения, сигналы, поступающие по адресным линиям А14А15 вход 4 подсоединим к корпусу. Цифро-аналоговый преобразователь. Для преобразования цифровой информации в аналоговую необходимо использовать ЦАП. Изм. Лист Докум. Подп. Дата Лист 21 Основной характеристикой ЦАП является разрешающая способность, определяемая числом разрядов N. Теоретически ЦАП, преобразующий N-разрядные двоичные коды, должен обеспечивать 2N различных значений выходного сигнала с разрешающей способностью 2N-1 -1. В нашем случае необходимо организовать формирование 3-х аналоговых сигналов ANL1, ANL2 и ANL3, которые будут пропорциональны цифровым сигналам на выходах канала А, В, С микросхемы 580ВВ55 соответственно.

Значит необходимо предусмотреть 3 цифро-аналоговых преобразователя.

Свой выбор я остановил на 10 разрядном ЦАП прецизионного типа 572ПА1. Для построения полной схемы преобразователя к микросхеме 572ПА1 необходимо подключить операционный усилитель. В качестве операционного усилителя будем использовать К140УД8, имеющего схему внутренней коррекции. Дополнительные пояснения к схеме управления. Во избежание записи или считывания ложной информации во время включения или выключения напряжения питания в схеме устройства управления предусмотрена микросхема DD8 - четырехканальный коммутатор цифровых и аналоговых сигналов.

Прежде чем последовательность коротких импульсов подавать на вход SID микропроцессора, необходимо обеспечить хорошую стабильность длительности данных импульсов, т.к. на входе элемента Шмидта все они будут иметь разную длительность. В составе серий ТТЛ имеется несколько аналого-импульсных схем - ждущих мультивибраторов. Они позволяют расширить длительность коротких импульсов, сформировать импульсы нужной длительности с хорошей стабильностью по длительности.

Изм. Лист Докум. Подп. Дата Лист 22 2.3.