Аппаратная реализация ЦАП

Аппаратная реализация ЦАП. В качестве цифро-аналогового преобразователя будем использовать устройство фирмы Analog Device AD7305. Табл.6. Основные параметры AD7305 Разрядность, бит8Кол-во ЦАП на корпус4Интерфейс входных данныхпараллельныйТип выхода токнапряжениенапряжениеВремя установкиs2Напряжение питания В, ном.3.0, 5, 5, -5Опорное напряжение внутр.внешн.внешн. Потребляемая мощность мВт макс.15 Общие сведения AD7305 счетверенный 8-разрядный ЦАП, питающее напряжение 3 В, 5 В или 5 В. Имеет параллельный интерфейс.

Диапазон выходных напряжений определяется напряжением питания. Vref, подключенный ко входу каждого DAC вместе с VOUT, позволяет устанавливать выходной масштаб напряжений, равный значению VDD, VSS, либо любому значению от VSS до VDD. Параллельный интерфейс AD7305 использует стандартный декодер адреса и вход разрешения записи во входные регистры. Архитектура данного ЦАП использует 4 входных регистра, в которые помещаются вновь пришедшие данные.

Управляющий строб позволяет помещать эти данные в DAC регистры для дальнейшего получения новых аналоговых выходных величин. а б Рис.10. а Функциональная схема AD7305, б Расположение выводов AD7305 Табл.7. Назначение выводов Номер выводаОбозначениеНазначение1, 2, 19, 20VOUTA, VOUTB, VOUTC, VOUTDАналоговые выходы3VSSВход отрицательного питающего напряжения от 0 до -5.5 В4VREFВход, определяющий диапазон выходных напряжений для выходов VOUT. VSS VREF VDD. Внешнее опорное напряжение5GNDВывод для заземления Логический вход. Загружает данные в DAC регистры.

Способствует передаче данных из 4-х входных регистров в DAC регистры. Асинхронный вход, активен при низком потенциале7-14DB0-DB7Входные биты данных Логический вход. Сигнал записи данных во входной регистр, активен при низком уровне16, 17A0SHDN, A1Логические входы. Бит адреса 0 управляющий сигнал аппаратного выключения, бит адреса 1.18VDDВход положительного питающего напряжения от 2.7 В до 5.5 В Табл.8. Пояснение логики управления ЦАП Функция входного регистраФункция выходного регистраLLLHЗагрузка в REG A данных с DB0-DB7.Сохраняется предыдущее состояние без изменений. LLHREG A заперт для данных с DB0-DB7.Сохраняется предыдущее состояние без изменений. LLHHЗагрузка в REG B данных с DB0-DB7.Сохраняется предыдущее состояние без изменений.

LHHREG B заперт для данных с DB0-DB7.Сохраняется предыдущее состояние без изменений. LHLHЗагрузка в REG C данных с DB0-DB7.Сохраняется предыдущее состояние без изменений. HLHREG C заперт для данных с DB0-DB7.Сохраняется предыдущее состояние без изменений. LHHHЗагрузка в REG D данных с DB0-DB7.Сохраняется предыдущее состояние без изменений. HHHREG D заперт для данных с DB0-DB7.Сохраняется предыдущее состояние без изменений.

HxxLНет эффекта. Данные на входы регитров загружены. Регистры прозрачны. LxxLВходной регистр х прозрачен для данных с DB0-DB7.Регистры прозрачны. HxxНет эффекта. Все входы данных у регистров заперты. HxxHНет эффекта.

Устройство не выбрано. Нет эффекта. Устройство не выбрано передний фронт импульса х значение не важно Н высокий L низкий. Рис.10. Временная диаграмма работы AD7305 ПИТАНИЕ ПЕРЕЗАГРУЗКА POWER RESET При включенном питании Vdd внутренний RESET импульсом высокого потенциала обнуляет входные регистры и регистры ЦАП. VSS не влияет на включение питания и сброс значений регистров reset. Когда во входные регистры загружены данные, загрузка этих данных в DAC регистры может произойти только при появлении строба. Параллельный интерфейс AD7305 имеет 8-битный параллельный интерфейс DB7 - DB0. Два адресных бита декодируются, когда на выводе WR установлен строб записи низкого потенциала.

Вход чувствителен к сигналу на нем, поэтому выборка и хранение данных должна происходить строго в соответствии с инструкцией о временных характеристиках. обеспечивает своевременную передачу новых данных из входных регистров в DAC регистры.

Затем эти данные будут преобразованы в аналоговые величины. Когда низкого уровня, DAC регистры становятся прозрачными и при этом именно входные данные определяют выход ЦАП. Вход A0SHDN может использоваться для отключения питания. Для этого он должен быть в состоянии высокого импеданса, а именно принимать значение из промежутка от 26 до 36 от VDD. Таким образом, никакой другой сигнал на этом выводе присутствовать не должен. При этом DAC регистры становятся высоко импедансными.

Подключение ЦАП к микроконтроллеру аналогично подключению АЦП.