Типы функциональных схем коммутаторов. На сегодняшний день используется 3 типа схем: - коммутационная матрица - с общей шиной - с разделяемой многовходовой памятью Коммутаторы с коммутационной матрицей обеспечивают самый быстрый способ коммутации портов. Однако число портов в таких коммутаторах ограничено, так как сложность схемы возрастает пропорционально квадрату числа портов.
Конструктивно матрица может быть выполнена на основе различных комбинационных схем, реализованных в виде ASIC-микросхем, но независимо от способа реализации в ее основе лежит физическая коммутация каналов связи.
На рис. 4 показана схема коммутационной матрицы. Основным недостатком данной технологии является невозможность буферизации кадров в самой коммутационной матрице. Из приведенного выше примера ясно, что основным фактором, определяющим пропускную способность такого коммутатора, является буферизация кадров, без которой кадры могут быть просто потеряны.
Однако увеличение объема буфера порта приводит к большей задержке передачи кадра, что противоречит основной цели коммутаторов — повышению производительности. В коммутаторах с общей шиной (см. схему) процессоры портов связываются между собой высокоскоростной шиной. Связь портов через такую шину происходит в режиме разделения времени.
Для того чтобы такой коммутатор мог работать в неблокирующем режиме, производительность общей шины, то есть ее пропускная способность, должна быть не ниже совокупной производительности всех портов коммутатора. Передача данных по такой шине происходит не кадрами, а более мелкими порциями, размер которых зависит от производителя. Для этого процессор передающего порта разбивает кадр на более мелкие порции, прибавляя к каждой из них адрес порта назначения (тэг адреса). Процессоры выходных портов содержат фильтры тэгов, что позволяет им выбирать предназначенные им данные.
В схемы с общей шиной, так же как и в схеме с коммутационной матрицей, невозможно осуществить промежуточную буферизацию кадров. Байты кадра Рис. 4 Коммутационная матрица Третья базовая архитектура взаимодействия портов — двухвходовая разделяемая память. Пример такой архитектуры приведен на рис. 5. Входные блоки процессоров портов соединяются с переключаемым входом раз¬деляемой памяти, а выходные блоки этих же процессоров соединяются с переклю¬чаемым выходом этой памяти.
Переключением входа и выхода разделяемой памяти управляет менеджер очередей выходных портов. В разделяемой памяти менеджер организует несколько очередей данных, по одной для каждого выходного порта. Входные блоки процессоров передают менеджеру портов запросы на запись дан¬ных в очередь того порта, который соответствует адресу назначения пакета. Ме¬неджер по очереди подключает вход памяти к одному из входных блоков процессоров и тот переписывает часть данных кадра в очередь определенного выходного порта.
По мере заполнения очередей менеджер производит также поочередное подключе¬ние выхода разделяемой памяти к выходным блокам процессоров портов, и данные из очереди переписываются в выходной буфер процессора. Рис. 5 Архитектура разделяемой памяти Память должна быть достаточно быстродействующей для поддержания скоро¬сти переписи данных между N портами коммутатора. Применение общей буферной памяти, гибко распределяемой менеджером между отдельными портами, снижает требования к размеру буферной памяти процессора порта.
У каждой из описанных архитектур есть преимущества и недостатки, поэтому в сложных коммутаторах эти схемы применяются в комбинации друг с другом. Коммутатор(рис. 6) состоит из модулей с фиксированным количеством портов (2-12), выполненных на основе специализированной БИС, реализующей архитектуру ком¬мутационной матрицы. Если порты, между которыми нужно передать кадр дан¬ных, принадлежат одному модулю, то передача кадра осуществляется процессорами модуля на основе имеющейся в модуле коммутационной матрицы. Если же порты принадлежат разным модулям, то процессоры общаются по общей шине. При та¬кой архитектуре передача кадров внутри модуля будет происходить быстрее, чем при межмодульной передаче, так как коммутационная матрица — наиболее быст¬рый, хотя и наименее масштабируемый способ взаимодействия портов.
Скорость внутренней шины коммутаторов достигает Гбайт/с, а у мощных моделей до десятков Гбайт/с. На рис. изображен подобный коммутатор Рис. 6 Комбинированный коммутатор 1.2.2