Управление тюнером спутникового телевидения

Аннотация. В данном дипломном проекте проведена разработка управления тюнером спутникового телевидения. В расчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования структурной схемы, принципиальной электрической схемы, произведен расчет элементов схемы. В конструкторско-технологическом разделе произведены выбор конструкции блока, разработка технологического процесса сборки печатного узла и блока в целом. Произведен расчет качества и других технологических показателей.В технико-экономическом разделе обосновывается целесообразность данной разработки с точки зрения годового экономического эффекта.

В разделе охрана труда и окружающей среды проведена разработка мероприятий по уменьшению ОВПФ при техпроцессе сборки. Введение. Спутниковое телевидение - область техники связи, занимающаяся вопросами передачи телевизионных программ от передающих земных станций к приемным с использованием искусственных спутников земли ИСЗ в качестве активных ретрансляторов.Спутниковое вещание является сегодня самым экономичным, быстрым и надежным способом передачи ТВ сигнала высокого качества в любую точку обширной территории.

К преимуществам СТВ относятся также возможность использования сигнала неограниченным числом приемных установок, высокая надежность ИСЗ, небольшие затраты и их независимость от расстояния между источником и потребителем.Важной проблемой в приемных установках СТВ является возможность автоматического управления ими. Решить эту проблему можно с помощью микропроцессорных устройств.

Использование микроэлектронных средств в изделиях производственного и культурно-бытового назначения не только приводит к повышению технико-экономических показателей изделий стоимости, надежности, потребляемой мощности, габаритных размеров и позволяет многократно сократить сроки разработки, отодвинуть сроки морального старения изделий, но и придает им принципиально новые потребительские качества расширенные функциональные возможности . Использование микропроцессоров в системах управления обеспечивает достижение высоких показателей эффективности при столь низкой стоимости, что микропроцессорам, видимо, нет разумной альтернативной элементарной базы для построения управляющих и или регулирующих систем.

Разработке устройства управления тюнером на основе микропроцессора посвящена данная работа. Техническое задание.Разработать устройство управления тюнером, обладающее следующими характеристиками 1. Формирует 3 аналоговых сигнала управления в блоки настройки видео, звука, поляризации со следующими параметрами соответственно а Величина изменения напряжения на выходе от 0 до 9 В, шаг изменения в пределах от Umin 8 мВ до Umax 10 мВ б шкала изменения напряжения на выходе от 0 до 9 В, шаг изменения должен находиться в пределах от Umin 60 мВ до Umax 80 мВ в шкала изменения напряжения на выходе от 0 до 4,4 В, шаг изменения напряжения должен находиться в пределах от Umin 20 мВ до Umax 25 мВ 2. Выдает сигналы дискретного управления 8 сигналов . 3. Принимает сигналы управления и состояния блоков тюнера. 4. Выдает дискретные сигналы в блок индикации для визуального контроля номера канала от 00 до 99 . 5. Обеспечивает организацию часов реального времени с выдачей показаний на экран по запросу пользователя. 6. Обеспечивает выдачу сигналов в блок экранной графики. 7. Должно обеспечивать сохранность информации в ОЗУ и информации о реальном времени при пропадании напряжения сети. 8. Устройство должно обеспечивать прием и обработку сигналов от передатчика системы дистанционного управления, построенного по типовой схеме включения микросхемы КР1506ХЛ1. Оглавление. Введение. .7 Техническое задание. 1. Расчетно-теоретический раздел. 1. Структурная схема устройства управления. 2. Описание принципиальной электрической схемы. .1. Микропроцессор 1821ВМ85. .2. Адресная шина МП 1821ВМ85. .3. Шина данных МП 1821ВМ4. Генератор тактовых импульсов для МП 1821ВМ5. Установка начального состояния МП 1821ВМ6. Запоминающие устройства. 7. Оперативное запоминающее устройство. .8. Постоянное запоминающее устройство. 9. Таймер. .10.Устройство ввода вывода. .11.Фиксирующая схема. .12.Согласующая схема. 13.Схема дешифрации. 14.Цифро-аналоговый преобразователь. 15.Дополнительные пояснения к схеме управления. 3. Расчеты параметров и элементов принципиальной схемы. 1. Расчет адресной шины и шины данных МП 1821ВМ2. Расчет ЦАП. .3. Расчет параметров КТ3102Б. 4. Цепь резонатора МС 512ВИ5. Расчет RC-цепи МС 1533АГ6. Расчет элементов цепи опорного напряжения. 4. Справочные данные. 2. Конструкторско - технологический раздел. .1. Патентный поиск. 2. Разработка конструкции блока. .3. Выбор и обоснование типа платы, её технологии изготовления, класса точности, габаритных размеров, материала, толщины шага координатной сетки. 4. Конструкторский расчет элементов печатной платы. .72 2.5. Расчет параметров проводящего рисунка с учетом технологических погрешностей получения защитного рисунка. .6. Расчет проводников по постоянному току. 7. Расчет проводников по переменному току. 8. Оценка вибропрочности и ударопрочности. 9. Расчет теплового режима. 10. Расчет качества. 11. Расчет надежности. .3. Технико-экономический раздел. 87 3.1. Предисловие. 88 3.2. Расчет себестоимости устройства управления. 89 3.3. Расчет оптовой цены изделия и сопоставительный анализ с базовым изделием. .96 3.4. Расчет годовых эксплуатационных расходов. 97 3.5. Расчет годового экономического эффекта от внедрения спроектированного изделия. .99 4. Раздел охраны труда. 101 4.1. Обеспечение охраны труда на операциях сборки. .102 4.2. Расчет местной вытяжной вентиляции. 105 4.3. Обеспечение производства печатного узла в чрезвычайных условиях.

Обеспечение устойчивости производства изделия при нарушении поставок комплектующих элементов и материалов. 107 Список литературы. .112 РАСЧЕТНО-ТЕОРЕТИЧЕСКИЙ РАЗДЕЛ 1.1. Блок-схема устройства управления.

Принцип функционирования схемы.

Устройство ввода вывода БИ - блок индикации ОЗУ - оперативное запоминающее устройство ПЗУ - постоянное запоминающее устройство ДУ - дистанционное управление Схема дистанционного управления ДУ генерирует последовательность коротких импульсов ИК излучения, в соответствии с нажатой кнопкой на панели ДУ. Каждая последовательность состоит из 14 импульсов, из которых 11 импульсов информационных, а также предварительный, запускающий и останавливающий импульсы.

С помощью 11 информационных импульсов, мы передаем сигнал ДУ, который представляет собой десятибитовое слово.

Его четыре первых бита отведены для передачи адреса, а остальные для передачи команды.

Таким образом можно сформировать 16 групп адресов по 64 команды в каждой в нашем случае будем использовать 16 команд с одним строго определенным адресом . Двоичная информация каждого бита определяется длительностью интервалов между импульсами.

Логическому 0 соответствует основной интервал времени Т, логической 1 - 2Т. Временной интервал между предварительным и запускающим импульсами - 3 Т, между запускающим и первым информационным - Т, между последним информационным и останавливающим - 3Т. Предвари- Запуска- Биты Биты Останав- тельный ющий адреса команды ливающий импульс импульс 3Т 2Т 3Т Т Данная информация поступает в процессор, функции которого 1 Принять сигналы ДУ 2 Выделить биты команды 3 Определить какой кнопке ДУ соответствует данная команда 4 Обеспечить выполнение данной команды, управляя и синхронизируя деятельностью всего устройства управления.

Как известно процессор выполняет все действия согласно программе, которая хранится в ПЗУ. Вопросы записи программы в ПЗУ в данном случае рассматриваться не будут. Значит для функционирования процессору необходимо считывать информацию программу , которая хранится в ПЗУ. Для этого процессор соединен с ПЗУ тремя шинами 1 Шиной адреса 2 шиной данных 3 шиной управления.

Для считывания информации из ПЗУ необходимо выполнить следующие действия 1 обеспечить стабильность уровней сигналов на адресной шине 2 подготовить шину данных для приема данных в микропроцессор 3 после шагов 1 и 2 активировать шину управления чтением из памяти.

Значит микропроцессор обрабатывает сигналы ДУ, согласно программе, которая хранится в ПЗУ. Так как в процессе выполнения программы будут формироваться данные, которые понадобятся для дальнейшего функционирования схемы устройства управления, то нужно предусмотреть дополнительную область памяти, где эти данные будут храниться и откуда при необходимости будут считываться.

Для этого в данной схеме используется ОЗУ. Отличительной особенностью ОЗУ от ПЗУ является то, что данные из ОЗУ могут не только считываться, но и записываться в ОЗУ. Для сопряжения микропроцессора и ОЗУ используются те же 3 шины 1 шина адреса 2 шина данных 3 шина управления.

Считывание данных из ОЗУ аналогично считыванию данных из ПЗУ, а для записи необходимо выполнить следующие действия 1 на адресной шине должен быть активирован адрес памяти т.е. адрес ячейки, куда записываются данные 2 на шину данных должны поступить данные из микропроцессора 3 после осуществления действий 1 и 2 на линию записи в память шины управления должен поступить импульс разрешения записи.

Вывод Микропроцессор обрабатывает сигналы ДУ и принимает решения согласно программе, хранящейся в ПЗУ. Данные, которые появляются в процессе выполнения программы, хранятся в ОЗУ. Таким образом, на уровне блок-схемы рассмотрены 4 блока устройства управления, их функции и сопряжения между собой.

Более подробное описание организации соединения ДУ и микропроцессора, микропроцессора и ОЗУ, микропроцессора и ПЗУ будет рассмотрено ниже, когда будут выбраны конкретные интегральные схемы микропроцессора, ОЗУ и ПЗУ. Там же будут рассмотрены принципы организации шины адреса, данных и управления.

Для лучшего понимания функционального назначения остальных блоков устройства управления сначала познакомимся с классификацией сигналов, поступающих с ДУ 1 сигналы ДУ, в соответствии с которыми происходит включение необходимого канала с последующей настройкой на нужную частоту видео, звука и настройкой на соответствующую поляризацию.

Если на нужном канале уже произведена настройка на нужную частоту видео и звука и настройка на соответствующую поляризацию, эти данные хранятся в ОЗУ и считываются при включении соответствующего канал. 2 сигналы ДУ, которыми можно управлять часами реального времени с будильником и календарем. 3 сигнал ДУ, которым можно выключить систему в целом.

Значит необходимо, чтобы устройство управления, анализируя сигналы с ДУ согласно программе, хранящейся с ПЗУ, выполняло следующие функции 1 выдавало аналоговые сигналы в блоке настройки видео, звука и поляризации.

Для этого необходимо обеспечить сопряжение периферийных устройств с шиной данных устройства управления и преобразовать цифровые сигналы в аналоговые.

В качестве устройства, выполняющего данные функции, будем использовать программное устройство В В параллельной информации содержит 3 выходных канала и 3 цифро-аналоговых преобразователя.Таким образом, на выходе ЦАП будем иметь аналоговый сигнал пропорциональный коду на входе соответствующего канала.

В последствии этот сигнал можно использовать в блоках настройки видео, звука, поляризации. 2 выдавало сигналы в блок индикации для визуального контроля. Для этого в данном устройстве управления необходимо предусмотреть блок, который будет фиксировать сигналы, поступающие по шине данных в соответствующие моменты времени. 3 обеспечивало организацию часов реального времени с будильником и календарем с последующей подачей сигналов в блок экранной графики и процессор.Для этого необходимо в устройстве управления использовать таймер, выполняющий данные функции. 4 обеспечить выдачу и прием сигналов в остальные блоки тюнера.

Для этого необходимо предусмотреть блок, согласующий внутреннюю шину данных устройства управления с внешними блоками тюнера в соответствующие моменты времени. 1.2. Описание электрической принципиальной схемы. 1.2.1. Микропроцессор 1821ВМ85. Изобилие различных типов МП может создать для конструктора настоящую проблему. В этой главе сосредоточено внимание на широко известном МП 182ВМ85 Intel 8085 , который является улучшенным вариантом известного процессора 580ВМ Intel 8080 . Он имеет такую же систему команд, но имеет ряд аппаратурных усовершенствований, упрощающих его применение в конкретных устройствах.

Например, для работы МП 580ВМ80 требуется три напряжения питания и два поступающих извне тактовых сигнала с уровнем 12 В и точно выдержанной задержкой между ними. В результате этого появляются большие неудобства при использовании МП 580ВМ80. Хотя более современные МП уже оставили позади МП 1821ВМ85, он пригоден для решения большинства задач и остается популярным из-за своей низкой стоимости и широко распространенного знакомства пользователей с системой команд оригинального МП 580ВМ80. На рисунке 1 показана структурная схема ЦП 1821ВМ85. ЦП организован вокруг своей внутренней шины данных, с которой соединены накопитель, арифметико-логическое устройство, регистр кода операций и содержащий 8-битовые и 16-битовые регистры массив регистров.

Хотя ЦП 1821ВМ85 это 8-битовая ЭВМ, 16-битовые регистры нужны для адресации памяти можно адресовать 65536 ячеек .Микропроцессор содержит устройство управления и синхронизации, которые дирижируют движением сигналов во внутренней шине данных и по внешним линиям управления в соответствии с выходными сигналами дешифратора кода операций.

Для него требуется источник питания с напряжением 5 В. Микропроцессор имеет 18 8-разрядных регистров.Регистры МП имеют следующее назначение Обозначение Регистр Содержимое А аккумулятор 8 разрядов РС счетчик команд 16-разрядный адрес ВС, DЕ, HL Регистры общего назначения, HL-указатель данных 6 8-разрядных, 3 16-разрядных SP указатель стека 16-разрядный адрес F регистр флажков 5 флажков 8 разрядов 8-битовая ШД внутр.

Источник питания 5В земля Х1 A8А15 AD0AD7 Х2 Вход Выход Выход Готовность S0 S1 IO M сброса сброса такт.имп. адресный Захват ключ открыт Подтверждение захвата Рисунок 1. В МП использована мультиплексная шина данных.

Адрес передается по двум шинам старший байт адреса - по шине адреса, а младший байт адреса - по шине данных. В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот младший байт может быть зафиксирован в любом 8-разрядном фиксаторе посредством подачи сигнала отпирания фиксатора адреса ALE . В остальное время машинного цикла шина данных используется для передачи данных между ЦП и памятью или устройствами ввода вывода.ЦП вырабатывает для шины управления сигналы S0, S1 и IO М. Кроме того, он же выдает сигнал подтверждения прерываний INTA. Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора тактовых импульсов.

Для обеспечения простого последовательного интерфейса в МП предусмотрены линия последовательного ввода данных SOD . МП имеет всего 5 входов для подачи сигналов прерываний INTR, RST5.5, RST6.5, RST7.5. и TRAP. Сигнал INTR имеет такое же назначение, как и сигнал INT в МП 580ВМ80. Каждый из входов RST5.5, RST6.5, RST7.5. может программно маскироваться.

Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не установлена, то на указанные маскируемые прерывания МП будет реагировать, помещая при этом содержимое счетчика команд в стек и переходя к выполнению программы, адрес которой определяется вектором реестра.Вход прерывания Адрес памяти 5.5 2 С16 6.5 3 L16 7.5 3 C16 TRAP 2 L16 Так как прерывания TRAP не может, быть маскировано, при появлении запроса прерывания на этом входе микропроцессор будет всегда переходить к выполнению программы, указанной вектором реестра.

Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому прерыванию записан некоторый постоянный приоритет сигнал TRAP имеет наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший приоритет.Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом на вход HOLD нужно подать уровень логической 1 . Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится в состояние логической 1 . Перевод этой линии в состояние логической 1 означает, что МП прекратил управление АШ, ШД и шиной управления.

Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать уровень логического 0 . Это необходимо, когда время реакции памяти или устройства ввода вывода больше, чем время цикла команды.

Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли дополнительные байты и если да, ЦП их получит в последующих циклах.Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа которых МП 1821ВМ85 использует 244. Основная последовательность действий при выполнении любой команды такова 1. Микропроцессор выдает в память адрес, по которому хранится код операции команды. 2. Код операции читается из памяти и вводится в микропроцессор. 3. Команда дешифруется процессором. 4. Микропроцессор настраивается на выполнение одной из основных функций в соответствии с результатами дешифрации считанного кода операции.

Фундаментальной и отличительной особенностью использования МП при проектировании устройств заключается в следующем синхронизация всех сигналов в системе осуществляется схемами, входящими в состав кристалла микропроцессора.

Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая тактовая частота равна 3.072 МГц. В этом случае длительность одного машинного такта приблизительно равна 325 мс, а требуемое время доступа к памяти - около 525 мс, что соответствует облегченному режиму для МОП памяти. 1.2.2. Адресная шина микропроцессора 1821ВМ85. В МП 1821МВ85 используется принцип временного мультиплексирования функций выводов, когда одни и те же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины данных, либо младших разрядов адресной шины. Необходимо фиксировать логические состояния выводов AD0AD7 МП в моменты, когда они функционально представляют адресные разряды А0А7. Для этого необходимо точно знать, когда на этих выводах отображается адресная информация. В корпусе МП существует специальный вывод N 30, обозначенный ALE - открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому 0 . Если информация на выводах AD0AD7 N 1219 , является адресной А0А7, то ALE переводится в состояние логической 1 . При перехода ALE из состояния логической 1 в состояние логического 0 информация на AD0AD7 должна быть зафиксирована.

Отметим что для стробирования адресной информации от МП может быть использован любой фиксатор.

Единственная предосторожность, которую необходимо соблюдать при использовании фиксаторов, заключается в согласовании нагрузки по току для выводов AD0AD7 МП 1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора не является слишком большим для МП. В качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от микропроцессора.

Регистр - это линейка из нескольких триггеров.Можно предусмотреть логическую схему параллельного отображения на выходах состояния каждого триггера.

Тогда после заполнения регистра от параллельных выводов, по команде разрешения выхода, накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах. Для удобства поочередной выдачи данных от таких регистров буферных накопителей в шину данных процессора параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z состояние.Из множества регистров различных серий свой выбор я остановил на регистре серии 1533, т.к. по сравнению с серией 555 они имеют большее быстродействие и меньшее в 1.52 раза энергопотребление.

В свою очередь регистры серии 555 имеют быстродействие аналогичное быстродействию серии 155, но меньшее энергопотребление. Микросхема 1533UR22 - восьмиразрядный регистр - защелка отображения данных, выходные буферные усилители которого имеют третье Z -состояние. Пока напряжение на входе 11 высокого уровня, данные от параллельных входов отображаются на выходах.Подачей на вход 11 напряжения низкого уровня, разрешается запись в триггеры нового восьмибитового байта.

Если на вход 1 подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z состояние. Таким образом, с помощью микросхемы 1533 UR22 мы фиксируем адресную информацию, поступающую от МП. Схема включения 1533 UR22. ALE 1 ОЕ 11 РЕ Q1 2 Uп 5В 3 D1 Q2 5 10 - ЗЕМЛЯ 4 D2 Q3 6 20 - Uп 7 D3 Q4 9 К AD0 8 D4 Q5 12 AD7 13 D5 Q6 15 14 D6 Q7 16 17 D7 Q8 19 18 D8 Таблица истинности.Выход триг-гера Выход Разрешение и считывание из регистра Н Н PE В В Dn Н В Н В Q0Q7 Н В Защелкивание и считывание из регистра Н Н Н Н Н В Н В Н В Защелкивание в регистр разрыв выходов В В Н Н Н В Н В Z Z 1.2.3. Шина данных микропроцессора 1821ВМ85. Шина данных в отличие от шины адреса является двунаправленной.

Значит необходимо предусмотреть буфер, который по соответствующим сигналам управления от МП будет пропускать данные как к МП так и от него. В качестве двунаправленного буфера будем использовать микросхему 1533 АП6. Микросхема 1533 АП6 содержит 8 ДНШУ с тремя состояниями выводов, два входа разрешения ЕАВ - 1 переключение направления каналов и - 19 перевод выхода канала в состояние Z . Таблица истинности.

ЕАВ Ап Вп Н Н АВ Вход Н В Вход ВА В х Z Z В качестве управляющих сигналов будем использовать сигналы EN. Если сигнал подать на вход 1 микросхемы 1533 АП6, то при 0 направление передачи информации ВА 1 направление передачи информации АВ Подача сигнала EN на вход 19 микросхемы 1533 АП6, при котором выводы переходят в третье Z состояние, будет рассмотрена ниже. 2 АО F 3 А1 В0 18 Uп 5В 4 А2 В1 17 20 - Uп 5 А3 В2 16 10 - ЗЕМЛЯ 6 А4 В3 15 7 А5 В4 14 8 А6 В5 13 9 А7 В6 12 1 ЕАВ В7 11 19 1.2.4. Генератор тактовых импульсов для микропроцессора 1821 ВМ85. Схема генератора тактовых импульсов микропроцессора 1821ВМ85 содержится в самом микропроцессоре.

Достаточно подключить кварцевый резонатор к выводам 1 и 2 МП. Кварцевый резонатор может иметь любую частоту колебаний в диапазоне от 1 до 6 МГц. Эта частота делится пополам, и соответствующие импульсы используются в МП. На рисунке 2 показана схема подключения кварцевого резонатора, в результате чего обеспечивается синхронизация МП 1821ВМ85. 5 В 1МГц Рисунок 2. 1.2.5. Установка начального состояния микропроцессора 1821ВМ85. После включения питания ЦП должен начинать выполнение программы каждый раз с команды, расположенной в ячейке с определенным адресом, а не с какой-либо произвольной ячейке.

Для этого нужно выполнить начальную установку МП. Такая начальная установка осуществляется при первом включении МП, а также в любое время, когда потребуется вернуть МП к началу выполнения системной программы, всегда с одной и той же определенной ячейки памяти.

Чтобы выполнить функции начальной установки МП, к входу 36 МП подключаются элементы, соединенные в соответствии со схемой, показанной на рисунке 3. При подаче питания конденсатор заряжается до напряжения 5 В через R1. Когда напряжение достигает некоторого определенного значения min 2.4 В , выполнение команды сброс завершится и система начнет выполнение программы с адреса 0000. После отключения питания произойдет разрядка конденсатора С1 и микропроцессор будет находиться в исходном состоянии до тех пор, пока напряжение на конденсаторе С1 не достигнет требуемого значения. 5В VD1 R1 C1 Рисунок 3. 1.2.6. Запоминающие устройства.

Постоянная тенденция к усложнению задач, решаемых с помощью микропроцессорной техники, требует увеличение объёма и ускорение процесса вычислений.

Однако скорость решения любой задачи на ЭВМ ограничена временем ограничения к памяти, т.е. к ОЗУ. В таблице сравниваются характеристики ОЗУ, выполненной на разной элементно-технологической основе. Приме-няемые элементы Время выборки,мс Информа-ционная ёмкость Плотность размещ. информац бит см3 Энергопо- требление при хранении информац.БП VT МОП структуры Ферритовые сердечники 50300 250103 3501200 103105 103106 106108 До 200 200300 1020 Есть Есть Нет Полупроводниковые ЗУ по режиму занесения информации делятся на оперативные и постоянные, по режиму работы - статистические и динамические, по принципу выборки информации - на устройства с произвольной и последовательной выборкой, по технологии изготовления - на биполярные и униполярные. 1.2.7. Оперативные запоминающие устройства.

ОЗУ предназначены для записи, хранения и считывания двоичной информации.Структурная схема представлена на рисунке 4. А0Аn RD DI D0 СS SEX SEY НК - накопитель DCX, DCY - дешифраторы строк и столбцов УЗ - устройство записи, УС - устройство считывания, УУ - устройство управления.

Как уже отмечалось, ОЗУ можно разделить на 2 типа статические и динамические. В накопителях статических ОЗУ применяются триггерные элементы памяти. В ОЗУ динамического типа запоминающим элементом служит конденсатор.Динамические ОЗУ имеют ряд преимуществ по сравнению со статистическими ОЗУ. Основные характеристики динамических ОЗУ I II III IV Наибольшая ёмкость, бит кристалл 4К 16К 64К 256К Время выборки считывания, мс 200400 200300 100200 150200 Рпотр, мВт бит 0,10,2 0,040,05 4 10-35 10-3 3 10-34 10-3 Преимуществом статистических ОЗУ перед динамическими является отсутствие схемы регенерации информации, что значительно упрощает статические ЗУ, как правило, имеют один номинал питающего напряжения.

Типовые характеристики СЗУ ЭСЛ ТТЛ ТТЛШ U2Л пМОП кМОП Ёмкость, бит кристалл 256 16К 256 64К 1К 4К 4К 8К 4К 16К 4К 16К Время выборки считывания, мс 10 35 50 100 50 60 150 45 100 150 300 Рпотр , мВт бит 20,06 15 0,03 0,5 0,3 0,1 0,07 0,24 0,05 0,02 Наибольшим быстродействием обладают биполярные ОЗУ, построенные на основе элементов ЭСЛ, ТТЛШ. Перспективными являются ОЗУ, построенные на транзисторных структурах U2Л, позволяющих уменьшить площадь ЗЭ до 2000100мкм2 и снизить мощность потребления до нескольких микроватт на бит, при tвкл 50150 мс. Статические ОЗУ на МОП транзисторах, несмотря на среднее быстродействие, получили широкое распространение, что объясняется существенно большей плотностью размещения ячеек на кристалле, чем у БП ОЗУ. Для рМОП удалось уменьшить геометрические размеры ЗЭ и снизить напряжение питания до 15 В. Для ОЗУ пМОП удалось ещё больше уменьшить геометрические размеры, получить в 2,5 раза большую скорость переключения.

Единое напряжение питания 5В обеспечивает непосредственную совместимость таких ОЗУ по логическим уровням с микросхемами ТТЛ. Элементы ОЗУ на кМОП VT используются для построения статических ОЗУ только при необходимости достижения min Рпотр. Также при переходе к режиму хранения Рпотр уменьшается на порядок.

Для статических ОЗУ достигнута ёмкость 64 Кбит при организации 16 разрядов и времени выборки до 6 мс. Iпотр статических БП ОЗУ 100200 мА. Широко применяются схемы на кМОП- VT, среди которых наибольшее распространение получила серия 537 Iпотр60 мА режим обращения и Iпотр 0,0015 мА хранение . В большинстве схем предусмотрен режим хранения с пониженным Uпит 2 В. Это позволяет наиболее просто реализовать работу ОЗУ от резервных батарей.

Динамические ОЗУ представлены в основном серией КР565 с max ёмкостью 256х1 разряд и min времени выборки 150 мс. Но необходимо постоянное восстановление информации - регенерации, период которой составляет 18 мс. Для регенерации нужны дополнительные схемы, что усложняет схему в целом.

Дальнейшее рассмотрение будем вести на примере статического ОЗУ 2Кх8 с общим входом и выходом типа 537РУ10. 1 tвыб220 мс. 2 Рпотр хранение Uп 5В - 5,25 мВт Uп 2В - 0,6 мВт обращение - 370 мВт 3 Iпотр хранение - 3 10-4 мА обращение - 70 мА 4 Диапазон рабочих температур - 10 С. Усиление вх-вых сигналов до уровней ТТЛ осуществляется с помощью вых. формирователей.

Т.к. ОЗУ организовано как 2Кх8, значит необходимо использовать АОА10 адресных линий и DOD7 линий шины данных.Для управления функционированием схемы используется 3 вывода 1 RE - 21 2 CE - 18 3 OE - 20 Микросхема 537РУ10 функционирует в 3 режимах режим хранения данных режим считывания данных режим записи данных Таблица истинности RE DOD7 Хранение X 1 X Z Запись O O X 0 или 1 Считывание 1 1 O O 0 или 1 Считывание 2 1 O 1 Z Запись и считывание производится по 8 бит. При считывании можно запретить вывод информации 1 . В качестве управляющих сигналов можно использовать сигналы WR, RD, CSO организация сигнала CSO будет рассмотрена ниже . К шине адреса 8 АО RAM К шине данных 7 А1 D0 9 6 А2 D1 10 5 А3 D2 11 4 А4 D3 13 3 А5 D4 14 2 А6 D5 15 1 А7 D6 16 23 А8 D7 17 22 А9 19 А10 WR 21 WE RE Uп 24 RD 20 OE GND 12 CSO 18 CE 1.2.8. Постоянное запоминающее устройство.

Структурная схема ПЗУ аналогична структурной схеме ОЗУ, только отсутствует устройство записи, т.к. после программирования ПЗУ, информация из него только считывается.

Основные характеристики восьми типов ПЗУ приведены ниже Параметр ЭСЛ ТТЛ ттлш рмоп пмоп кмоп лиз моп Ёмкость, бит кристалл 256 1К 1К 64 К 1К 64 К 4К 8К 8К 64 К 64К 256 К Рпотр, мВт бит 0,8 0,01 0,5 0,01 0,1 0,1 0,01 5 10-3 2 10-3 tсчит, мс 20 50 350 4585 500 30 50 200 Для потребителей выбор типа ПЗУ во многом определяется не только электрическими параметрами этой большой ИС, но и способами её программирования.

ПЗУ могут программироваться, как у потребителя, так и на предприятии -изготовителе. Существуют ПЗУ однократного и многократного программирования.Наиболее универсальными являются перепрограммирования ПЗУ, которые изготовляются на основе МОП-структур и ЛИЗМОП. Ёмкость таких РПЗУ достигает 256 кбит с организацией 32х2. Информация стирается с помощью УФ-облучения кристалла. В накопителях РПЗУ используются специальные типы VT-структур, которые изменяют свои характеристики при программировании РПЗУ. Это изменение характеристик и служит признаком хранящейся информации.

Время выборки считывания таких РПЗУ широкое распространение получила серия 573. Свой выбор я остановил на РПЗУ 8к х 8 типа 573РФ4 1 tхр не менее 25000 ч. 2 число циклов не менее 25. перепрограммирования Т С . 3 Uп - 5 В Uпрогр - 5 В считывание 21,5 В программирование . 4 Рпотр - не более 420 мВт. 5 tвыб.адреса - не более 300450 мс. tвыб.разр не более 120150 мс. 6 Выход - 3 состояния. 7 Совместимость - с ТТЛ схемами по входу и выходу.

Так как ПЗУ организована как 8к х 8, значит необходимо использовать А0А12 адресных линий и D0D7 линий шины данных.Для управления функционирования схемы используются 2 вывода 1 CS - 20. 2 ОЕ - 22. Микросхема 573РФ4 функционирует в 2-х режимах - режим хранения - режим считывания Считывание информации производится по 8 бит. В качестве сигналов управления будем использовать сигнал RD и сигнал, который будет поступать по старшей адресной линии.

Таблица истинности PR UPR Хранение 1 х Х Uп Считывание 0 0 1 Uп Отключение выходов 0 1 1 Uп Программирование 0 1 0 21,5 Запрет программирования 0 1 1 21,5 Запрет программирования 1 1 0 21,5 К шине адреса 10 АО ROM 28 - свободный 9 А1 D0 11 8 А2 D1 12 К шине данных 7 А3 D2 13 6 А4 D3 15 5 А5 D4 16 4 А6 D5 17 3 А7 D6 18 25 А8 D7 19 24 А9 21 А10 23 A11 PR 27 2 A12 Uп 28 AIS 20 CS Uпр 1 RD 18 OE GND 14 1.2.9. Таймер.

Одно из наиболее необходимых эксплуатационных удобств - наличие встроенных часов, показания которых постоянно или по запросу оператора выводятся на экран. Можно также обеспечить выдачу команд на включение или выключение внешних устройств в заданное время. Часы могут быть реализованы как программно, так и аппаратно. Программная реализация требует решения многих проблем.При аппаратной реализации основная задача - передать показания электронных часов на шину данных.

Желательно также иметь возможность по командам блока управления корректировать показания часов, устанавливать время срабатывания будильника. К сожалению, большинство БИС, предназначенных для электронных часов, нельзя непосредственно связать с блоком управления. Для этого необходимо разработать довольно сложную схему сопряжения.Но, в настоящее время промышленностью выпускается микросхема 512 ВШ, специально предназначенная для работы в составе микропроцессорных устройств в качестве часов реального времени с будильником, календарем, а также ОЗУ общего назначения ёмкостью 50 байт. Микросхема выполнена по КМОП технологий, питается от одного источника питания от 3 до 8 В. Потребляемая мощность очень мала, что позволяет питать микросхему от автономного источника батареи , сохраняя при этом, при отключении основного источника питания микропроцессорной системы, правильный ход часов и информацию, занесенную во внутреннее ОЗУ. Время цикла записи или считывания информации Uп 1 мкс до 5 мкс 5 В 3 В Микросхема совместима по логическим уровням с микросхемами ТТЛ. Все выводы допускают нагрузку током до 10 мА. Условное обозначение и основная схема включения 5 В R2 4 6В C1 R1 VD2 18 VD1 C2 22 К шине 19 AD0AD7 микропроцессора к мик- ропро- 23 цессор К шине ной Управления 21 сис- теме С3 3 R4 С4 R3 Можно использовать резонаторы, имеющие резонансную частоту 1 32768 Гц 2 1048576 Гц 3 4194304 Гц Ток потребления зависит от fr. f 32768 Гц InмкА при f Iпотр может доходить до 4 мА. Сигнал тактового генератора можно снять с выхода CKOUT для использования в других устройствах системы.

Он поступает на этот вход непосредственно CKFS 1 или после деления частоты на четыре CKFS 0 . Микросхема имеет выход ещё одного сигнала SQW , получаемого делением частоты тактового генератора.

Коэффициент деления задается командами, поступающими от процессора.

Включается и выключается этот сигнал также командами процессора.

Распределение памяти микросхемы 512ВИ1 Адрес Данные 00Н 01 02 03 04 05 06 07 08 09 0А 0В 0С 0D OE-3 FH Секунды Секунды будильник Минуты Минуты будильник Часы Часы будильник День недели День месяца Месяц Год Регистр А Регистр В Регистр С Регистр D ОЗУ общего назначения Микросхема связана с микропроцессором через двунаправленную мультиплексированную шину адреса - данных AD0AD7 . Для управления записью и считыванием информации служат входы выбор микросхемы , AS строб, адреса , DS строб данных и R чтение - запись 1 шина AD, входы DS и R отключены от шин процессора и снижается мощность потребления 0 должен сохраняться неизменным во время всего цикла записи и чтения.

Сигнал AS подается в виде положительного импульса во время наличия информации об адресе на шине AD0AD7. Адреса записываются во внутренний буфер микросхемы по срезу этого импульса.В этот же момент анализируется логический уровень сигнала на входе DS и в зависимости от него устанавливается дальнейший режим работы входов DS и R . В нашем случае на вход AS подаем сигнал ALE, который генерируется процессором для фиксации адреса.

Если при AS - 1 - 0 DS - 0 , то запись производится при DS - 1 , R - 0 , а чтение производится при DS - 1 , R - 1 . Если во время среза импульса AS AS - 1 0 DS - 1 , то для считывания необходимо DS- 0 R - 1 , а для записи DS- 1 R - 0 . Такая сложная логика используется для подключения к микропроцессорам различных типов.На вход R будем подавать сигнал WR, а на вход DS-RD, которые генерируются процессором.

Выход запрос прерывания предназначен для сигнализации процессору о том, что внутри микросхемы произошло событие, требующее программной обработки. Прерывания бывают 3-х типов 1 после окончания обновления информации 2 по будильнику 3 периодические с периодом SQW Вход предназначен для установки в исходное состояние узлов микросхемы, ответственных за связь с микропроцессорной системой 0 - никакое вмешательство со стороны процессора невозможно.На ход часов, календарь и содержание ячеек ОЗУ этот вход не влияет.

Вход PS датчик питания - контроль непрерывности подачи питающего напряжения. Он подключается таким образом, чтобы напряжение на нем падало до 0 при любом, даже кратковременном отключения питания микросхемы.Для управления работой микросхемы и анализа её состояния предназначены регистры А D. Формат управляющих регистров Адрес D7 D6 D5 D4 D3 D2 D1 D0 OAH OBH OCH ODH UIP SET IRQF VRT DV2 PIE PF O DV1 AIE AF O DV0 VIE VF O RS3 SQWE O O RS2 DM O O RS1 24 12 O O RS0 DSE O O - можно только считывать информацию.

Регистр А. UIP - единица в этом разряде означает, что происходит или начнется менее чем через 244 мкс обновление информации о времени. На UIP не действует сигнал . Записав единицу в разряд SET регистра В, можно запретить обновление и тем самым сбросить UIP. DVO DV2 - устанавливает режим работы внутреннего делителя частоты в соответствии с используемой опорной частотой.Установка опорной частоты DV2 DV1 DV0 Частота 0 0 0 1 0 0 1 1 0 1 0 0 4194304 Гц 1048576 Гц 32768 Гц сброс делителя RS0 RS3 - устанавливает частоту сигнала на входе SQW и период повторения периодических колебаний.

RS3 RS2 RS1 RS0 f, Гц Т 4194304 1048576 f T 32768 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 - 32768 16384 8192 4096 2048 1024 512 256 128 64 32 16 8 4 2 - 30,517 мкс 61,035 мкс 122,07 мкс 244,14 мкс 488,28 мкс 976,56 мкс 1,95312 мс 3,90625 мс 7,8125 мс 15,625 мс 31,25 мс 62,5 мс 125 мс 250 мс 500 мс - 256 128 8192 4096 2048 1024 512 256 128 64 32 16 8 4 2 - 3,90625 мс 7,8125 мс 122,07 мкс 244,14 мкс 488,28 мкс 976,56 мкс 1,95312 мс 3,90625 мс 7,8125 мс 15,625 мс 31,25 мс 62,5 мс 125 мс 250 мс 500 мс Регистр В. SET - если в этом разряде записан 0 , то каждую секунду выполняется цикл обновления информации о текущем времени и сравнение текущего времени с заданным.

Единица в этом разряде запрещает обновление, позволяя записать в регистры начального значения времени, календаря, будильника.

PIE - разрешение прерываний с периодом, задаваемым PS0PS3. ALE - разрешение прерываний от будильника. VIE - разрешение прерываний по окончанию цикла обновления.SQWE - разрешает выдачу сигнала на вход SQW. PIE, AIE, VIE, SQWE могут быть сброшены сигналом . DM - 1 данные в двоичном коде - 0 данные в двоично-десятичном коде. Значения разряда нельзя изменить без повторной записи начальных значений в ячейки времени и календаря. 24 12 - устанавливает 24 часовой 1 и 12 часовой 0 режим счета времени.

В 12 часовом режиме времени после полудня отмечается единицей в старшем разряде часов адрес О4Н . DSE - разрешение автономного перехода на летнее время 1 . Регистр С. IRQF - флаг запроса прерываний. Устанавливается в единицу при выполнении условия PF x PIE AF x AIE VF x VIE 1 Одновременно с установкой IRQF 1 на контакте устанавливается низкий уровень.PF - устанавливается в 1 фронтом сигнала на выходе внутреннего делителя частоты, выбранного в соответствии с разрядами RS0RS3. AF - устанавливается в 1 при совпадении текущего времени м времени будильника . VF - устанавливается в единицу после окончания каждого цикла обновления.

Флаги сбрасываются после чтения регистра С или сигналом . Регистр D. VRT - в этом разряде устанавливается 0 при низком уровне на входе PS. Единица устанавливается только считыванием регистра D. Подключение микросхемы 512ВИ1 к микропроцессору серии 1821ВМ85, имеющему мультиплексированную шину адреса данных не вызывает затруднений.

На вход PS Uп RES подаем высокий уровень подключим к аккумулятору через RS-цепь . Так как нет необходимости в использовании частоты кварцевого резонатора в блоке управления, то вывод 20 CKFS подсоединим к корпусу. Сигнал с выхода через инвертор PD9 подадим в микропроцессор на вход RST 6,5 8 . Выводы AD0AD7 411 таймера непосредственно подключаются к выводам AD0AD7 1219 микропроцессора.Подача сигнала CS2 на вход выбор микросхемы 13 будет рассмотрена ниже. 1.2.10. Устройство ввода-вывода.

Процессор 1821ВМ85 является улучшенной модификацией процессора 580ВМ80, а для данного МП специально разработана БИС для ввода-вывода параллельной информации КР580ВВ55А. Вот почему свой выбор и остановил именно на этой микросхеме. КР580ВВ55 0 программное устройство ввода-вывода параллельной информации, применяется в качестве элемента ввода-вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.

D0D7 BA0 BA7 BC4 BC7 A0 BC A1 BC3 SR BBO BB7 Обмен информацией между магистралью данных систем и микросхемой 580ВВ85 осуществляется через 8 разрядный двунаправленный трехстабильный канал данных. Для связи с периферийными устройствами используется 24 линии В В, сгруппированные в три 8 разрядных канала ВА, ВВ, ВС, направление передачи информации и режимы работы которых определяются программным способом. 1-4 37-40 - ВА3 - ВА0 ВА7ВА4 - входы выходы - информационный канал А. 1017 - ВС7ВС0 - входы выходы - информационный канал С. 1825 - ВВ0ВВ7 - входы выходы - информационный канал В. 5 вход - чтение. 6 вход - выбор кристалла. 7 - GND общий. 8,9 - А0, А1 - вход - младший разряд адреса 26 - Uсс - питание. 35 - SR - вход - установка исходного состояния. 36 вход - запись.

Микросхема может функционировать в 3-х основных режимах. В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через 2 независимых 8 разрядных канала ВА, ВВ и два 4 разрядных канала ВС. В режиме 1 обеспечивается возможность ввода или вывода информации в или из периферийного устройства через 2 независимых 8 разрядных канала ВА, ВВ по сигналам квитирования.

При этом линии канала С используются для приема и выдачи сигналов управления обменом. В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленную 8 разрядную шину ВА по сигналам квитирования.Для передачи и приема сигналов управления обменом используются 5 линий канала ВС. Выбор соответствующего канала и направление передачи информации через канал определяется сигналами А0, А1 и сигналами Режим работы каждого из каналов ВА, ВВ, ВС определяется содержимым регистра управляющего слова РУС . Производя запись управляющего слова в РУС можно перевести микросхему в один из 3-х режимов работы режим 0-простой ввод вывод режим 1-стробируемый ввод вывод режим 2-двунапрвленный канал.

При подаче сигнала SR РУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации.

Режим работы каналов можно изменить как в начале, так и в процессе выполнения работающей программы, что позволяет обслуживать различные периферийные устройства в определенном порядке одной микросхемой. При изменении режима работы любого канала все входные и выходные регистры каналов и триггеры состояния сбрасываются.Графическое представление режимов работы каналов показано на рисунке 5, а формат управляющего слова, определяющего режимы работы каналов, приведены на рисунке 6. А0 А1 Направление передачи информации чтение ВАканал данных ВВканал данных ВСканал данных 0 0 1 0 1 0 0 0 0 1 1 1 0 0 0 запись Канал данныхВА Канал данныхВВ Канал данныхВС Канал данныхРУС 0 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 0 0 0 0 блокировка Канал данныхтретья состояние Запрещенная комбинация Х 1 Х 1 Х 0 Х 1 1 0 Рисунок 5. Разряды 03 канала ВС 1 - ввод 1 0 - вывод режим канал ВВ работы ВА и 4-7 ВС 1-ввод 00-режим 0 0-вывод 01-режим 1 1х-режим 2 режим работы ВВ и разрядов канал ВА 03 ВС 0-режим 0 1-ввод 1-режим 1 0-вывод Разряды 47 канала ВС 1-ввод 0-вывод Рисунок 6. В дополнение к основным режимам работы микросхема обеспечивает возможность программно независимой установки в 1 и сброса в 0 любого из разрядов регистра канала ВС. Формат управляющего слова уст. сброса разрядов регистра канала ВС показан на рисунке 7. 1 - установить в 1 0 0 - установить в 0 неопределенность код разряд 000 0 001 1 010 2 011 3 100 4 101 5 110 6 110 7 Рисунок 7. Если микросхема запрограммирована для работы в режиме 1 или 2, то через выводы ВС0ВС3 канала ВС выдаются сигналы, которые могут использоваться как сигналы запросов прерываний для МП. Эта особенность микросхемы позволяет программно реализовать разрешения или запрет в обслуживании любого внешнего устройства ввода вывода без анализа запроса прерывания в схеме прерывания системы.

В нашем случае необходимо запрограммировать микросхему 580ВВ55 на вывод информации в режиме 0. Вот почему далее будет рассмотрен только этот режим. При работе микросхемы в режиме 0 обеспечивается простой ввод вывод информации через любой из 3-х каналов и сигналов управления обменом информацией с периферийными устройствами не требуется.

В этом режиме микросхема представляет собой совокупность 2-х 8 разрядных и 2-х 4 разрядных каналов ввода или вывода.

В режиме 0 возможны 16 различных комбинаций схем ввода вывода каналов ВА, ВВ, ВС. Это определяется комбинациями в разрядах D4 D3 D1 D0 регистра управляющего слова.

Для нашего случая код должен иметь следующее указание D4 D3 D1 D0 ВА ВВ ВС 0 0 0 0 вывод В режиме 0 входная информация не запоминается, а выходная хранится в выходных регистрах до записи новой информации в канал или до записи нового режима.

Графическое представление режима 0 показано на рисунке 8. Канал адреса Канал управления Канал данных D7D0 I 0 I 0 BC7BC0 BA7BA0 BB7BB0 Рисунок 8. Для электрического соединения микросхемы 580ВВ55 и схемы управления необходимо 1 шину данных D0D7 схемы управления соединить с выводами D0D7 микросхемы 580ВВ55. 2 Два младших разряда адресной шины соединить с выводами A0A1 микросхемы 580ВВ55. 3 Выводы , микропроцессора 1821ВМ85 соединить с выводами , микросхемы 580ВВ55 соответственно. 4 На вход SR Установка в исходное состояние микросхемы 580ВВ55 подать низкий уровень подключить к корпусу . 1.2.11. Фиксирующая схема.

Как уже отмечалось выше необходимо подавать сигналы в блок индикации канала 2 индикатора в строго определенные моменты времени.

Для этого необходимо предусмотреть устройство, которое по сигналам от процессора, будет пропускать информацию на один из индикаторов блока индикации. В качестве элементов фиксирующей схемы будем использовать 2 регистра типа 1533UP23. Регистр, аналогичный UP22, нос 8 тактируемыми триггерами. Регистр принимает и отображает информацию синхронно с положительным перепадом на тактовом входе.EO C Dn Выход Загрузка и считывание Загрузка регистра и разрыв выходов Н В Н , В Н , В Н , В соответственно Таким образом, подавая тактирующие сигналы на вход С 11 регистра 1533UP23, мы разрешаем прохождение сигналов на соответствующий индикатор в строго определенные моменты времени.

Un - 20 Земля - 10 1.2.12. Согласующая схема. Для организации вывода информации в остальные блоки тюнера будем использовать регистр 1533UP23, тактируемый сигналами от микропроцессора.Принцип включения и управления регистра 1533UP23 рассмотрен в предыдущей главе.

Для приема информации в устройство управления будем использовать шинный формирователь 1533АП6. Как известно шинный формирователь обеспечивает передачу информации в обоих направлениях. Для обеспечения только ввода данных вывод 1 соединим с корпусом. Если появится необходимость в выводе большего количества информации из устройства управления, то с помощью микросхемы 1533АП6 можно будет решить данную проблему.Более подробная информация о микросхеме 1533АП6 приведена в главе Шина данных микропроцессора 1821ВМ85 . 1.2.13. Схема дешифрации. В предыдущих главах были рассмотрены основные блоки схемы управления и было отмечено, что МП в строго определенные моменты времени должен взаимодействовать с определенными микросхемами.

Поэтому в данной схеме необходимо предусмотреть устройство, которое по сигналам от процессора, будет подключать к его шинам адреса или данных ту или иную микросхему или группу микросхем.Из этого можно заключить, что в схеме системы должен протекать некоторый процесс однозначного выбора и он организуется подачей на линии адреса А11А15 определенного кода выбора или сигнала разрешения доступа к отдельному блоку или блокам.

К счастью, эта проблема является классической и она имеет простое решение.В частности можно использовать дешифратор, выполненный в виде ТТЛ устройства среднего уровня интеграции, предназначенного для преобразования двоичного кода в напряжение логического уровня, которое появляется в том выходном проводе, десятичный номер которого соответствует двоичному коду. В последствии выходной провод дешифратора подключают к входу Выбор микросхемы нужной микросхемы например вывод 18 CS микросхемы 537РУ10 . В качестве дешифратора будем использовать микросхему 1533ИД7. Выбор данного дешифратора обусловлен количеством выходных линий и нагрузочной способностью.

Микросхема 1533ИД7 - высокоскоростной дешифратор, преобразующий трехразрядный код А0А2 13 в напряжение низкого логического уровня, появляющегося на одном из восьми выходов 07. Дешифратор имеет трехвходовый логический элемент разрешения.

В таблице показано, что дешифрация происходит, когда на входах 4 и 5 , напряжение низкого уровня, а на входе Е3 6 высокого. При других логических уровнях на входах разрешения, на всех выходах имеются напряжения высокого уровня.Е3 А2 А1 А0 0 1 2 3 4 5 6 7 В Х Х Н Н Н Н Н Н Н Н Х В Х Н Н Н Н Н Н Н Н Х Х Н В В В В В В В В Х Х Х Н Н Н Н В В В В Х Х Х Н Н В В Н Н В В Х Х Х Н В Н В Н В Н В В В В Н В В В Н В В В Н В В В Н В В В Н В В В Н В В В Н В В В Н В качестве информационных сигналов будем использовать сигналы, поступающие по адресным линиям А11А13 сигналов разрешения, сигналы, поступающие по адресным линиям А14А15 вход 4 подсоединим к корпусу . Более подробно рассмотрим подачу сигналов на входы CS и организацию сигналов REG1REG3 BVF. ПЗУ Сигнал на вход Выбор микросхемы 20 будем подавать на адресной линии А15. Если в старшем разряде адресной шины А15 уровень логического 0 , то такой же уровень на входе 6 дешифратора.

При этом ПЗУ переходит из режима Хранение и готово к считыванию информации, а дешифратор на всех выходных линиях имеет уровень логической 1 и все остальные элементы схемы, кроме микросхемы DDS, недоступны для микропроцессора Если в адресных линиях А11А15 код 00001, то CS0 - 0 CS1CS7 - 1 EN 0 И данные через двунаправленный буфер DDS будут записываться или считываться из ОЗУ DD13 - A11A15 код 01001, то CS0 1 CS1 1 CS3CS7 1 CS2 0 EN 1 . и микросхема DD20 готова к считыванию или записи информации - А11А15 код 11001, то CS0CS2 1 , CS4CS7 1 CS3 0 EN 0 и данные через двунаправленный буфер DDS будут записываться в устройство В В DD12 А11А15 код 00101, то CS0CS3 1 CS5CS7 1 CS4 0 EN 0 тогда на входе 1 DD6 CS4 0 и при на входе 11 DD10 REG1 и данные через двунаправленный буфер DDS проходят на выход DD10 и фиксируются.

Аналогично формирование сигналов REG2 и REG3 для DD11 и DD15 при кодах на А11А15 10101 и 01101 соответственно А11А15 код 01101, то CS0CS5 1 СS7 1 CS6 0 EN 0 Когда на входе 10 DD6 CS6 0 и при 0 на входе 19DD16 BVF 0 и данные через DD16 вводятся в систему управления. 1.2.14. Цифро-аналоговый преобразователь. Для преобразования цифровой информации в аналоговую необходимо использовать ЦАП. Основной характеристикой ЦАП является разрешающая способность, определяемая числом разрядов N. Теоретически ЦАП, преобразующий N-разрядные двоичные коды, должен обеспечивать 2N различных значений выходного сигнала с разрешающей способностью 2N-1 -1. Из динамических параметров основными являются 1 время установки выходного сигнала 2 fmax преобразования. В нашем случае необходимо организовать формирование 3-х аналоговых сигналов ANL1, ANL2 и ANL3, которые будут пропорциональны цифровым сигналам на выходах канала А, В, С микросхемы 580ВВ55 соответственно.

Значит необходимо предусмотреть 3 цифро-аналоговых преобразователя.

Свой выбор я остановил на 10 разрядном ЦАП прецизионного типа 572ПА1. Для построения полной схемы преобразователя к микросхеме 572ПА1 необходимо подключить операционный усилитель. В качестве операционного усилителя будем использовать К140УД8, имеющего схему внутренней коррекции. 15 U0n Uпит 4 14 Uвх 1 3 7 Uвых 2 4 13 1.2.15. Дополнительные пояснения к схеме управления. 1 Во избежание записи или считывания ложной информации во время включения или выключения напряжения питания в схеме устройства управления предусмотрена микросхема DD8 - четырехканальный коммутатор цифровых и аналоговых сигналов.

Каждый ключ имеет свой вход и выход сигнала, а также вход разрешения прохождения сигнала EI. Канал проводимости двунаправленный.

Коммутатор К561КТ3 имеет сопротивление канала 80 Ом, сопротивление входа управления 1012Ом. Открывающее напряжение на входе EI - 3В. Канал пропустит цифровые уровни с амплитудой до Uип. Время задержки распространения сигнала 10 25 мс. Структурная схема.

Вход Выход EI включено Входы 1, 4, 8, 11. Выходы 2, 3, 9, 10. EI 13, 5, 6, 12. Если микросхема 537РУ10 питается от аккумулятора 4,5 В на входах напряжение высокого уровня и ОЗУ находится в режиме хранения.

Считывание или запись информации невозможно. После подачи напряженияUID и достижения им уровня 5 В, отключается питание от аккумулятора и происходит подача напряжения высокого уровня на входы EI микросхемы DD8. В результате этого ключ замыкается и теперь возможно прохождение сигналов управления от микропроцессора и дешифратора.Напряжение UID подается через транзистор VT1 КТ3102 , Включенный по схеме с общим коллектором, в эммитерной цепи которого напряжение стабилизируется диодом VD6 КС139А , для обеспечения стабильного уровня на входах EI. 2 В схеме управления используется микросхема DD6 логический элемент ИЛИ с двумя выходами.

Эти функции реализуются с помощью микросхемы 1533ЛЛ1. Также используется микросхема DD9 логический элемент ИЛИ-НЕ с одним входом инвертор . Эти функции реализуются с помощью микросхемы 1533ЛН1. 3 При входном импульсном сигнале с пологими фронтом и срезом импульс на входе формирующего логического элемента также не будет прямоугольным, поскольку некоторое время ключевая схема будет находиться в усилительном режиме.

Кроме того, на фронте и срезе выходного импульса будут присутствовать усиленные помехи, поступившие в усилитель из провода питания. Импульс с зашумленными и несформированными фронтом и срезом непригоден для переключения тактовых входов триггеров, регистров и счетчиков.Повышения КU формирователя до 103 раз и более за счет последовательного включения нескольких буферных элементов не дает точной привязки момента переключения к определенному пороговому входного импульса.

В таких случаях используют так называемую схему триггера Шмидта, состоящую из двухкаскадного усилителя, охваченного слабой положительной обратной связью. Триггеры Шмидта оказались незаменимыми и в интегральной схемотехнике, как в аналоговой, так и цифровой.Передаточная характеристика триггера Шмидта имеет значительный гистерезис. Выходной сигнал логического элемента Шмидта имеет крутые импульсные перепады, длительность которых не зависит от скорости нарастания или спада входного сигнала.

Импульсные перепады по времени соответствуют моментам, когда входной сигнал превышает напряжение срабатывания UСРБ и становится меньше, чем напряжение отпускания Uотп. 2,4 Uвых, В 2 Uг 0,8 В 1 Uотп 0,9 В Uсрб 1,7 В 0,3 0,4 0,8 1,2 1,6 Uвх,В В данной схеме устройства управления триггер Шмидта - в виде микросхемы 1533ТЛ2 DD2 . 4 Прежде чем последовательность коротких импульсов подавать на вход SID микропроцессора, необходимо обеспечить хорошую стабильность длительности данных импульсов, т.к. на входе элемента Шмидта все они будут иметь разную длительность.

В составе серий ТТЛ имеется несколько аналого-импульсных схем - ждущих мультивибраторов. Они позволяют расширить длительность коротких импульсов, сформировать импульсы нужной длительности с хорошей стабильностью по длительности.Свой выбор я остановил на микросхеме 1533АГ3 - два ждущих мультивибратора с возможностью перезапуска.

Каждый мультивибратор имеет выходы Q и , вход сброс, 2 входа разрешения запуска В-прямой, -инверсный.Длительность выходного импульса определяется времязадающими элементами Си R вых 0,45 RС. Таблица истинности Сброс Вход Выход В Q Н Х Х В В Х В Х Н Н Х Х Н В В Н Н Н В В В Если согласно этим условиям мультивибратор запущен, выходной импульс можно продолжить, подав на вход напряжение низкого уровня или на вход В-высокого . С момента этой дополнительной операции до окончания импульса пройдет время вых. Схема включения 5 9 12 10 16 5B 6 R C 11 7 8 1.3. Расчеты параметров и элементов принципиальной схемы. 1.3.1. Расчет адресной шины и шины данных микропроцессора 1821ВМ85. При проектировании адресной шины и шины данных необходимо оценить величину токовой нагрузки, т.к. они связаны со множеством устройств, подключенных параллельно.

Если для адресной шины и шины данных характерен ток, по величине превосходящий допустимое значение на выходе МП, то такую линию необходимо буферировать. a Расчет адресной шины Для микропроцессора максимально допустимая нагрузка на адресной линии составляет Uвых L 0,45 В Iвых L 2 мА Uвых H 2,4 В Iвых H 400 мкА для регистра 1533 UP22 Iвх Н 20 мкА Iвх H 820 160 мкА400 мкА Iвх L 0,1 мА IвхL 80,1 0,8 мА2 мА Таким образом входной ток микросхемы 1533ИР22 не является большим для МП 1821ВМ85. Теперь проверим, обеспечивается ли нагрузочная способность для элементов схемы, которые являются адресной информации.

А11А15 5В А0А15 А0А7 А8А10 А8А12,А15 1533ИР22 А0А1 Iвх L Iвх Н 20 мкА - для ОЗУ Iвх L Iвх Н 10 мкА - для ПЗУ Iвх L Iвх Н 14 мкА - для устройства в в. Iвх L Iвх Н 820 810 214 268 мкА2,6 мА Iвх L 24 мА для 1533ИР22 Iвх Н 2,6 мА Адресные линии А8А15 буферировать не надо, т.к. Iвх Н 320 610 520 220 мкА400 мкА Iвх L 320 610 50,1 мА 620 мкА2 мА b Расчет шины данных.

Для микропроцессора максимально допустимая нагрузка на шине данных составляет IвыхL 2 мА Uвых L 0,45 В Iвых H 400 мкА UвыхH 2,4 В для DНШУ 1533 АП6 Iвх L 0,1 мА Iвх L 80,1 0,8 мА Iвх Н 20 мкА Iвх Н 820 160 мкА Выходной ток МП является большим, чем входной ток микросхемы 1533АП6, а значит обеспечивается нагрузочная способность по току Проверим, обеспечивается ли микросхемой 1533АП6 нагрузочная информация для элементов схемы, которые являются потребителями информации о данных.

При записи информации в качестве нагрузки выступают следующие элементы схемы РЗУ, 3 регистра 1533ИР23, Устройство В В КР580ВВ55. Iвх L 20 мкА8 0,2 мА24 14мкА8 5,072 мА Iвх Н 20 мкА8 20мкА24 14 мкА 752 мкА Для микросхемы 1533 АП6 IвыхL 24 мА5,072 мА Iвых H 3 мА752 мкА Общий нагрузочный ток не является большим для ДНШУ 1533АП6. При считывании информации из ОЗУ, ПЗУ или поступления информации от микросхемы 1533 АП6 DD16 возникать проблем с перегрузкой не должно, т.к. IвыхL 2,1 мА для ПЗУ 573РФ4 Iвых H 0,1 мА IвыхL 4 мА для ОЗУ 537РУ10 Iвых H 2 мА IвыхL 24 мА для 1533 АП6 Iвых H 3 мА Информация поступает в МП через ДНШУ 1533АП6 DD5 , для которого Iвх L 0,1 мА Iвх L 0,8 мА Iвх Н 20 мкА Iвх Н 160 мкА c Расчет шины AD0AD7 таймера 512ВИ1 Iвх L Iвх Н 1 мкА Iвх 81 мкА 8 мкА Очевидно, что информация в таймер как адресная, так и информация о данных может поступать непосредственно с выходов AD0AD7 микропроцессора, т.к. для него IвыхL 2 мА Uвых L 0,45 В Iвых H 400 мкА UвыхH 2,4 В 1.3.2. Расчет ЦАП. На выходе ОУ Uвых коду на входе 572ПА1. Т.к. разрядность ЦАП N 10, значит возможно 2N 1024 различных значений Uвых. Шкала изменений выходного напряжения 0Uon Uon -9 В для каналов видео и звука.

Uon -6 В для канала поляризации.

Следовательно дискрет напряжения на входе составляет a Для видео U 8,8 мВ Пример код Uвых,В 0 0 010 17,6 мВ 1 9 b Для звука U 70,86 мВ Пример код Uвых,В 0 0 01000 70,86 мВ 010000 141,72 мВ 1000 9 c Для поляризации U 23,53 мВ Пример код Uвых,В 0 0 0100 23,53 мВ 10100 4,41 Вывод 1. Для канала видео напряжение на выходе меняется от 0 до 9 В с шагом 8,8 мВ. 2. Для канала звука напряжение на выходе меняется от 0 до 9 В с шагом 70,86 мВ. 3. Для канала поляризации напряжение на выходе меняется от 0 до 4,41 В с шагом 23,53 мВ. 1.3.3. Расчет параметров КТ 3102 Б. Необходимо обеспечить подачу U3 В на вход разрешения 561 КТ3. В качестве стабилитрона будем использовать КС139А на Uст 3,9 В при Iст 1,8 мА R1 620 Ом Е2 IэRн UКЭ Iэ 0 Е2 Uкэ Uкэ 0 Iэ пусть RH 1 кОм 5 Iб 0,1 мА 4 3 2 1 5 10 15 20 Uкэ, В Из графика следует, что Iэ3,1 мА Iб 0,1 мА Iб,мА 0,3 Uкэ 5 В 0,2 Uбэ 0,6 В 0,1 0,1 0,2 0,3 0,4 0,5 0,6 0,7 Uбэ, В Uбэ 0,6 В Uбэ URN 3,1 0,6 3,7 В Т.к. Uст 3,9 В, значит необходимо в базу транзистора включить R2 Uст UR2 Uбэ URN UR2 0,2 В R2 2 кОм. 1.3.4. Цепь резонатора микросхемы 512 ВИ1. Данные на резонансную цепь приводятся как справочный материал радиоежегодник 1989 г Если используется резонатор на 32768 Гц, то R16 470 кОм R7 22 мОм С24 10 пФ С25 20 пФ С26 100 пФ. 1.3.5. Расчет RC-цепи микросхемы 1533АГ3. Из справочного материала известно, что для микросхемы 1533АГ3 вых 0,45 RC Нам необходимо обеспечить вых порядка 45 мкс Пусть R 10 кОм, тогда С 10 нФ. 1.3.6. Расчет элементов цепи опорного напряжения. а VD5 - КС191Ж Uст 9,1 В Iст min 0,5 мА Icn max 14 мА U1 -12 В Пусть R4 390 Ом I 7,4 мА Вывод при данном сопротивлении полученное расчетное значение тока стабилизации равное 7,4 мА попадает в диапазон допустимых значений тока стабилизации для данного стабилитрона.

В VD3 - КС162 Uст 6,2 В, U2 -12 В Iст min 3 мА Iст max 22 мА Пусть R5 1,2 кОм I 4,8 мА Вывод при данном сопротивлении полученное расчетное значение тока стабилизации равное 4,8 мА попадает в диапазон допустимых значений тока стабилизации для данного стабилитрона. 1.4. Справочные данные. 1821ВМ85 Допустимые предельные значения 1. Температура окружающей среды - -10С. 2. Направление на всех выводах по отношению к корпусу - -0,57 В. 3. Мощность рассеивания - 1,5 Вт. Статические параметры в диапазоне температур -10С. Параметр Значение Условия Uвх L, В Uвх H, В Uвых L, В Uвых Н, В Iпит, мА Iутеч вх, мкА Iутеч вых, мкА UL на вх RESET,В UH на вх RESET, В min max Iвых L 2 мА Iвых H - 400 мкА Uвх Un 0,45UnUвыхUn - 0,5 2,0 - 2,4 - 0,5 2,4 0,8 Un 0,5 0,45 170 10 10 0,8 Un 0,5 576 РФ4 Статические параметры в диапазоне температур - 10С. Параметр Норма Uвх L, В Uвх H, В Uвых L, В Uвых Н, В Iвых L, мА Iвых Н, мА Iпотр, мА Iпотр по вх. UPR мА min Max 0 2,4 - 2,4 0,4 5,25 0,45 - 2,1 0,1 70 10 Эксплуатационные параметры 1. Время хранения информации при наличии питания - не менее 25000 ч при отсутствии - не менее 105 часов. 2. Un - 5 В UPR - 5 В считывание 21,5 В программирование 3. Pпотр - не более 420 мВт. 4. tвыб.адр не более 300450 мс. tвыб.разр не более 120150 мс. 5. Число циклов перепрограммирования - не менее 25. 6. Выход - 3 состояния. 7. Совместимость по вх. и вых. С ТТЛ схемами. 8. Ёмкость - 65536. 9. Организация - 8к х 8. 537 РУ10. Статистические параметры в диапазоне температур -10С. Параметр Норма Uвх L, В Uвх H, В Uвых L, В Uвых Н, В Iвых L, мА Iвых Н, мА Iпотр, Un 5 В Обращение, мА Хранение, мА Un 2 В Хранение, мА min max - 2,4 - 2,4 0,4 - 0,4 - 4 2 70 0,3 0,1 Эксплуатационные параметры 1. tвыб - не более 220 мс. 2. Рпотр хранение Un 5B - 5,25 мВт Un 2B - 0,6 мВт обращение - 370 мВт 3. Выход - 3 состояния. 4. Совместимость по входу и выходу - с ТТЛ схемами. 5. Ёмкость - 16384. 6. Организация - 2к х 8. 1533 АГ3. Предельные значения параметров Un 7 В Uвх 7 В Диапазон температур -10С. Рекомендуемое значение Un 4,5 5,5 В. Статистические параметры в диапазоне температур -10С. Параметр Норма Условие Uвх Н, В Uвх L, В Uвых H, В Uвых L, В Iвх H, мА Iвх L, мА Iвых, мА Iвх пр, мА Iпотр, мА Не менее Не более Порог. напр. Н уровня Порог. напр. L уровня Un 4,5 Uвх Н 2,0 Uвх L 0,8 IвыхH -0,4 Un 4,5 Uвх H 2,0 Uвх L 0,8 IвыхL 48 Un 5,5 Uвх Н 2,7 Un 5,5 Uвх L 0,4 Un 5,5 Uвых 2,25 Un 5,5 Uвх 7 Un 5,5 Uвх Н 4,5 Uвх L 0 2,0 2,5 -30 0,8 0,40,5 2040 -0,1-0,2 -112 0,1 18 Динамические параметры Время задержки распространения не более 39 мс не более 48 мс не более 23 мс 512 ВИ1 1. Un 5 В10 . 2. Iпотр, мА. статический режим 0,1 динамический режим при fmax тактовых импульсов 4 fmin 0,1 3. Выходной ток высокого низкого уровня.