Адрес | Имя | Бит 7 | Бит 6 | Бит 5 | Бит 4 | Бит 3 | Бит 2 | Бит 1 | Бит 0 | |||||||||||
Банк 0 | ||||||||||||||||||||
00h | INDF | Используется значение FSR для доступа к памяти данных (не физический регистр) | ||||||||||||||||||
01h | TMRO | 8-разрядный таймер/счетчик | ||||||||||||||||||
02h | PCL | Младшие 8 разрядов счетчика команд РС | ||||||||||||||||||
03h | STATUS2 | IRP | RP1 | RP0 | TO | PD | Z | DC | C | |||||||||||
04h | FSR | Регистр косвенной адресации (Указатель адреса) | ||||||||||||||||||
05h | PORTA | – | – | RA4/ TOCKI | RA3 | RA2 | RA1 | RA0 | ||||||||||||
06h | PORTB | RB7 | RB6 | RB5 | RB4 | RB3 | RB2 | RB1 | RB0/ INT | |||||||||||
07h | ||||||||||||||||||||
08h | ADCON0 | ADCS1 | ADCS0 | CHS1 | CHS0 | GO/ DONE | ADIF | ADON | ||||||||||||
09h | ADRES1 | Регистр хранения результатов АЦП | ||||||||||||||||||
0Ah | PCLATH | – | – | – | Старшие разряды счетчика РС1 | |||||||||||||||
0Bh | INTCON | GIE | EEIE | TOIE | INTE | RBIE | TOIF | INTF | RBIF | |||||||||||
Банк 1 | ||||||||||||||||||||
80h | INDF | Используется значение FSR для доступа к памяти данных (не физический регистр) | ||||||||||||||||||
81h | OPTION | RBPU | INTEDG | TOCS | TOSE | PSA | PS2 | PS1 | PS0 | |||||||||||
82h | PCL | Младшие 8 разрядов счетчика команд РС | ||||||||||||||||||
83h | STATUS2 | IRP | RP1 | RP0 | TO | PD | Z | DC | C | |||||||||||
84h | FSR | Регистр косвенной адресации (Указатель адреса) | ||||||||||||||||||
85h | TRISA | – | – | – | Биты управления портом А | |||||||||||||||
86h | TRISB | Биты управления портом В | ||||||||||||||||||
87h | ||||||||||||||||||||
88h | ADCON1 | PCFG1 | PCFG0 | |||||||||||||||||
Окончание таблицы 3.2
Адрес | Имя | Бит 7 | Бит 6 | Бит 5 | Бит 4 | Бит 3 | Бит 2 | Бит 1 | Бит 0 | |||
89h | ADRES2 | Регистр хранения результатов АЦП | ||||||||||
0Ah | PCLATH | – | – | – | Старшие разряды счетчика РС1 | |||||||
0Bh | INTCON | GIE | EEIE | TOIE | INTE | RBIE | TOIF | INTF | RBIF | |||
Примечания:
1. Старшие разряды программного счетчика РС <12:8> прямо недоступны. Они могут быть записаны или прочитаны только через регистр PCLATH.
2. Низкий уровень сигнала на входе MCLR не изменяет состояния битов PD и TO. Биты сохраняют свое значение, пока не поступит какое-либо иное условие сброса.