Шифраторы

Шифратор – это комбинационная схема, преобразующая унитарный код на входе в один из позиционных кодов на выходе. Если позиционный код на выходе двоичный, то шифратор называется двоичным. Одно из основных назначений шифратора ввод данных с клавиатуры для нормализации мантисс с целью поиска старшего разряда.

Принцип построения обычного шифратора состоит в следующем: i-ому входу шифратора сопоставляется двоичный код С_i; i-ая входная шина подключается к входам элементов ИЛИ в тех разрядах, где двоичный код содержит единицы. Например, для 10-входового шифратора описывающее уравнение будет иметь вид:

 

(мл)     (ст) i	Ci
X0	0 0 0 0
X1	0 0 0 1
X2	0 0 1 0
…	…
X9	1 0 0 1
	Y4Y3Y2Y1

 

Таким образом, строятся схемы шифраторов без приоритетного типа. Общим недостатком таких схем является то, что при наличии сигналов сразу на двух и более входов шифратор выдаст код, который в общем случае не совпадает с номерами этих входов. Например, если сигнал присутствует на входах X₃=X₄=1, на выходе появится двоичный код 7, несовпадающий ни с «3», ни с «4».

 

 

Этого недостатка лишены схемы приоритетных шифраторов, формирующих код старшей или младшей возбужденной входной цепи.

Закон функционирования приоритетного шифратора, формирующего на выходе код старшей возбужденной входной цепи, описывается следующей системой логических уравнений:

 

(ст)     (мл)

Закон функционирования приоритетного шифратора, формирующего на выходе код младшей возбужденной входной цепи, описывается следующей системой логических уравнений:

 

(ст)   (мл)

 

В интегральном исполнении приоритетный шифратор, формирующий код старшей возбужденной цепи, есть в сериях К155, К555 ИВ1. Ее УГО приведено на рисунке

 

· X0…X7 – информационные входы;

· А0, А1, А2 – двоичный код на выходе ;

· Е0 – вход разрешения формирования кода, включение шифратора;

· Е1 – выход управления младшей секцией шифратора, свидетельствует об отсутствии возбужденных цепей в данной микросхеме;

• G – выход разрешения формирования старших разрядов выходного кода, свидетельствует о наличие хотя бы одной возбужденной цепи в данной микросхеме.

Все входы и выходы инверсные. Работу микросхемы поясняет следующая таблица:

 

Е0	Входы	Выходы
0 1 2 3 4 5 6 7	А2 А1 А0	G	E1
	* * * * * * * *	1 1 1
	1 1 1 1 1 1 1 1	1 1 1
	* * * * * * * 0	0 0 0
	* * * * * * 0 1	0 0 1
	* * * * * 0 1 1	0 1 0
	* * * * 0 1 1 1	0 1 1
	* * * 0 1 1 1 1	1 0 0
	* * 0 1 1 1 1 1	1 0 1
	* 0 1 1 1 1 1 1	1 1 0
	0 1 1 1 1 1 1 1	1 1 1