Схемы контроля четности используются для контроля приема/передачи информации для формирования контрольного разряда или проверки контрольной суммы.
В случаях контроля на четность или нечетность передаваемого n-разрядного кода к нему добавляется контрольный n+1 разряд, значение которого выбирается так, чтобы сумма всех разрядов была четной (контроль на четность) или нечетной (контроль на нечетность). Схемы, обеспечивающие формирование и проверку этого разряда, называются схемами контроля четности. Они представляют собой пирамиду элементов «исключающая ИЛИ» следующего вида:
| Сумма “1” кода | ||
| Четная | Нечетная | |
Примером схемы контроля четности является следующая микросхема:
Одна такая микросхема может обеспечить контроль на четность 9-разрядного двоичного кода. Для контроля двоичных кодов большей размерности используется каскадное включение нескольких микросхем.
В случае последовательного включения микросхем формирование контрольного разряда для 16-разрядного двоичного кода будет иметь вид:
Параллельное формирование контрольного разряда можно выполнить, например, по следующей схеме: