рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Сигналу (GLOBAL)

Сигналу (GLOBAL) - раздел Транспорт, Методичні вказівки з курсу Автоматизація проектування комп’ютерних систем Буфер Global Дозволяє Явно Вказати Компіляторові На Необхідність Використання...

Буфер GLOBAL дозволяє явно вказати компіляторові на необхідність використання глобального, який проходить через всю НВІС, неперервного ланцюга для поширення:

■ тактового сигналу (Global Clock);

■ сигналу скидання тригера (Global Clear);

■ сигналу установки тригера (Global Preset);

■ сигналу дозволу виходу (Global Output Enable).

Буфер має один вхід (IN) і один вихід (OUT). Використання буфера ілюструються на рис. 3.

Відмітимо, що:

■ на вхід буфера GLOBAL повинен надходити сигнал зі спеціалізованого входу НВІС (Dedicated Input). При цьому між 6уфером і спеціалізованим входом може стояти інвертор. У НВІС сімейств FLEX 6000 і FLEX10K на вхід буфера можна подавати сигнали, породжувані на внутрішніх логічних ресурсах НВІС;

■ сигнал з виходу буфера (або його інверсію) варто подавати на:

■ входи асинхронної установки (PRn) і скидання (CLRn) тригера;

- вхід синхронізації тригера (CLK),

- вхід дозволу виходу (Output Enable) буфера TRI.

Рис. 3.

Якщо буфер GLOBAL використовується неправильно, то компілятор пакета ігнорує його, а процесор повідомлень (Message Processor) видає попередження.

Альтернативою використанню буфера GLOBAL є установка опцій Automatic Global (меню Assign > Global Project Logic Synthesis]

1.9.6. Буфер розміщення логічного осередку (LCELL),

що не видаляється

Буфер LCELL дозволяє явно вказати компіляторові на необхідність використання логічного елемента (макроосередку). Даний буфер не може бути вилучений компілятором.

Буфер має один вхід (IN) і один вихід (OUT). На рис. 4 ілюструються особливості використання буфера LCELL.

Схема, представлена на рис. 4А, буде реалізована на чотирьох логічних елементах (макроосередках) (рис. 4В). Якщо ж зі схеми на рис. 4А забрати всі буфери LCELL, то для її реалізації буде потрібно всього один логічний елемент (макроосередок) (рис. 4С).

На рис. 5 показано, як за допомогою буфера LCELL може бути створена комбінаційна схема зі зворотним зв'язком.

Рис. 4.А.

Рис. 4.В.

 

Рис. 4.С.

Рис. 5.

Буфер LCELL не слід застосовувати для затримки сигналу, тому що в цьому випадку затримка поширення сигналу буде залежати від навколишньої температури, напруги живлення, технології виготовлення НВІС і, отже, не буде стабільною.

Пакет MAX+plus II дозволяє встановити режим автоматичного включення буферів LCELL як на етапі синтезу комбінаційної схеми модуля, так і її розміщення в НВІС. Це в деяких випадках дозволяє зменшити апаратні витрати (шляхом виділення загальних термів у синтезованих компілятором логічних рівняннях і їхній багаторівневій реалізації), а також забезпечити компіляторові додаткові можливості при розміщенні синтезованих схем у НВІС програмувальної логіки.

1.9.7. Буфер виходу з відкритим колектором (OPNDRN)

Буфер OPNDRN дозволяє явно вказати компіляторові на необхідність використання виходу з відкритим колектором.

Буфер має один вхід (IN) і один вихід (OUT).

Якщо на вхід буфера OPNDRN надходить логічний нуль, то на виході також буде логічний нуль. Якщо ж вхідний сигнал - логічна одиниця, то вихід буфера буде в Z стані.

Буфер OPNDRN еквівалентний буферу TRI, у якого на вхід IN надходить логічний нуль, а на вхід ОЕ - довільний сигнал.

Правила використання буфера OPNDRN:

§ Сигнал з виходу буфера повинен подаватися тільки на один вивід типу вхід/вихід (BIDIR).

§ Якщо сигнал з виходу буфера надходить на логічні елементи НВІС, то його необхідно подати й на вивід типу вхід/вихід (BIDIR).

Буфер OPNDRN може використовуватися тільки в НВІС сімейств MАХ 7000S і FLEX10K, для інших сімейств він автоматично перетвориться в буфер TRI.

При реалізації пристрою на НВІС сімейств MAX7000S або "FLEX10K і включеної опції Automatic Open-Drain (меню Assign > Global Project Logic Synthesis) компілятор перетворить буфер OPNDRN в:

§ буфер TRI, на вхід IN якого подається постійний логічний нуль (GND), а на вхід ОЕ - довільний сигнал;

§ буфер TRI, на вхід IN якого подається інверсне значення сигналу, що подається на вхід ОЕ.

1.9.8. Буфер розміщення логічного осередку (SOFT),

що видаляється

Буфер SOFT дозволяє вказати компіляторові на можливість використання логічного елемента (макроосередку). Буфер має один вхід (IN) і один вихід (OUT).

У процесі синтезу проекту компілятор перевіряє чи дозволить використання логічного елемента (макроосередку) замість буфера SOFT:

§ зменшити апаратні витрати (за рахунок виділення загальних термів багаторівневої реалізації логічної функції);

§ забезпечити додаткові можливості при розміщенні проекту в НВІС.

Якщо ні, то буфер SOFT видаляється із синтезованої схеми, якщо так, заміняється буфером LCELL.

– Конец работы –

Эта тема принадлежит разделу:

Методичні вказівки з курсу Автоматизація проектування комп’ютерних систем

УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ... ІНЖЕНЕРНО ТЕХНІЧНИЙ ФАКУЛЬТЕТ... КАФЕДРА КОМП ЮТЕРНИХ СИСТЕМ ТА МЕРЕЖ...

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Сигналу (GLOBAL)

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Ужгород 2008
Методичні вказівки до лабораторних робіт з курсу «Автоматизація проектування комп’ютерних систем» для студентів 4-го курсу інженерно

Символи
У табл. 3 перераховані символи, використовувані в мові AHDL. Таблиця 3. Символи, використовувані в мові AHDL Символ Опис _

Буфер ланцюгового переносу (CARRY)
Буфер ланцюгового переносу дозволяє явно вказати компіляторові на необхідність використання схеми ланцюгового переносу логічного елемента НВІС сімейства FLEX 6000, FLEX 8000, FLEX 10K |1].

Буфер виходу з Z станом (TRI)
Буфер TRI дозволяє явно вказати компіляторові на необхідність використання виходу з Z станом. Буфер має інформаційний вхід (IN), вхід дозволу роботи (ОЕ) і вихід (OUT). Якщо на вході ОЕ пр

Logic Section.
- Defaults Statement. - Assert Statemert. - Boolean Equations. - Boolean Control Equations. - Case Statement. - For Generate Statement. - If Th

Title Statement
Title Statement (оператор заголовка) дозволяє задати назву файлу звіту (Report File), який генерується компілятором. Приклад: TITLE “Binary COUNTER” Заго

Parameters Statement
Parameters Statement (оператор оголошення параметрів) у рамках мови AHDL задає символічне ім'я рядка символів, укладеного в подвійні лапки, або числа, заданого явно, або числа, що є результатом вик

Include Statement
Include Statement (оператор включення) дозволяє включити текст із файлу з розширенням .INC, зазначеного в операторі, у поточний текстовий файл. Приклади: 1. INCLU

Constant Statement
Constant Statement (оператор задання константи) дозволяє присвоїти символічному імені незмінне значення задане числом (явно) або таке, що являється результатом виконання арифметичного вирази.

Define Statement
Define Statement (оператор позначення) дозволяє позначити оціночну функцію (evaluated function), яка дає можливість позначити арифметичний вираз символічним ім'ям. Приклад:

Function Prototype Statement
Function Prototype Statement (оператор опису прототипу) дозволяє описати інтерфейс (входи, виходи, передані параметри) модулів або примітивів, які будуть використані в даному текстовому описі. Опер

Options Statement
Options Statement (оператор задання опції) дозволяє визначити в групі елемент із меншим індексом (ВITО) як: § LSB - молодший розряд (Least Significant Bit). При цьому індекси в групах пови

Assert Statement
Assert Statement (оператор контролю) дозволяє проконтролювати істинність арифметичного виразу, а для випадку, коли воно хибно, указати текст повідомлення й визначити реакцію компілятора.

Subdesign Section
Subdesign Section (розділ опису інтерфейсу) дозволяє задати ім'я модуля й перелічити його виводи. Ім'я модуля повинно збігатися з ім'ям логічного файлу, у якому зберігається його текстовий опис. Як

Variable Section
Variable Section (розділ змінних) дозволяє задавати внутрішні змінні модуля, призначені для використання в розділі опису логіки (Logic Section). Змінна - це символічне ім'я: - лін

Logic Section
Logic Section (розділ опису логіки) дозволяє задати алгоритм роботи проектованого модуля. Правила використання розділу: § Розділ починається із ключового слова BE

Константи
Використання в текстовому описі символічних імен замість фіксованих числових значень (тобто використання констант) дозволяє: ■ зробити текстовий опис більше наочним; ■

Параметри
Мова AHDL дозволяє створити параметризований опис модуля - опис, що адаптується до конкретних умов застосування модуля, тобто до конкретних значень параметра. Значення параметра, на відмін

Прототип модуля
Мова АHDL дозволяє при описі модуля використовувати в якості його компонентів створені раніше модулі. Для цього текстовий опис модуля верхнього рівня ієрархії повинен містити опис прототипів цих мо

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги