Использование логического моделирования в схемотехническом проектировании вычислительных устройств

Наиболее распространенным способом исследования работоспособности моделируемых цифровых устройств является логическое моделирование [14, 18]. Главной задачей логического моделирования является оценка качества предлагаемого варианта функциональной схемы проектируемого устройства. На первом этапе исследуется схема на соответствие заданным функциям без учета задержек сигналов, ограничений элементной базы и внешних условий. Подобная проверка не требует больших затрат машинного времени и позволяет выявить ошибки в структуре устройства, допущенные при его синтезе. Вторым этапом исследования является проверка работоспособности устройства с учетом задержек элементов, составляющих его структуру, и воздействий различных дестабилизирующих факторов. Этот анализ дает возможность выявить критические состязания сигналов, возникающие в асинхронных схемах, а так же причины других сбоев.

При логическом моделировании могут решаться задачи проверки логики работы схем, анализ переходных процессов, определение надежности работы схем в зависимости от разброса параметров комплектующих элементов, генерация тестов и т. д. В зависимости от поставленной задачи выбирается метод моделирования. Основными отличительными чертами методов являются: способ учета времени и распространения сигнала в схеме, способ кодирования сигналов, способ построения модели в компьютере, очередность моделирования элементов. В зависимости от способа учета времени распространения сигнала методы делятся на синхронный (без учета задержек в элементах схемы) и асинхронный (с учетом задержек). В зависимости от способа представления сигналов – на двоичный и многозначный (троичный, пятизначный и др.); по способу организации работы программы – на метод компиляции и метод интерполяции; по организации очередности моделирования – сквозной и событийный.

В логическом моделировании оперируют понятиями моделей элементов, которые представляют собой законченную часть логической схемы устройства, то есть отдельные комбинационные схемы типа И, ИЛИ, И‑НЕ, ИЛИ‑НЕ и т.п. или их более сложные комбинации. При этом используются функциональные модели элементов, то есть представление элементов в виде «черных ящиков», для которых связь между входными и выходными сигналами задается в виде булевых уравнений, таблиц истинности или описывается другими способами. Простейшие элементы, составляющие базу данных, используются для описания более сложных устройств.

В логическом моделировании принято представление сигналов в виде логических нулей и единиц. При этом за один из логических уровней принимается «0», а за другой «1». Также часто используется представление сигналов, обозначаемых «0», «1» и «X», где «0» и «1» имеют обычный смысл, а «X» обозначает либо переход из одного устойчивого состояния в другое, либо неопределенное состояние [32]. При таких условиях осуществляется троичное моделирование. В системах более детального моделирования используется большее число символов для обозначения различных состояний элементов. При этом для моделирования устройств, содержащих микропроцессорные элементы, в сигналах выделяют высокоимпедансное состояние, в которое переходит цепь, когда она отключена от источника питания. Все эти способы представления логических сигналов относятся к, так называемому, многозначному представлению на уровне переключения. Вообще, можно отметить два основных типа интерпретации понятия «многозначность»: многозначность по виду переключения логических сигналов и многозначность как квантование логического сигнала по уровню.

К первому типу можно отнести такие методы многозначной логики, которые основаны на использовании кроме значений «0» и «1» булевой алгебры различных представлений событийных сигналов [33, 34]:

– при трехзначном моделировании для представления значений величин сигналов берется множество L = {0, 1/2, 1} , где «0» и «1» интерпретируются так же, как и в булевой алгебре, а «1/2» используется для представления событийного (переходного) процесса. Значение «1/2» воспринимается логическим элементом либо как «0», либо как «1», то есть если некоторый сигнал изменяет свое значение, то в течение переходного процесса значение сигнала может восприниматься как «0» или как «1», поэтому при моделировании оно обозначается как «1/2», причем это обозначение надо рассматривать как единый символ;

– четырехзначная модель (алгебра Поста): «0», переходы «0 ® 1» и «1 ® 0», «1»;

– пятизначная модель: «0», «0 ® 1», «1 ® 0», «1», «Х» – неопределенное значение;

– восьмизначная модель: «0», «1», чисто алгоритмические переходы «0 ® 1» и «1 ® 0», которые обозначаются специальными символами «+» и «–» соответственно, статические риски сбоя «S0» и «S1», динамические риски сбоя «D+» и «D–»;

– девятизначная модель: к символам восьмизначной модели добавляется символ «неопределенное значение», под которым понимают случайное значение выхода RS‑триггера, когда на его входах совершается переход от запрещенного набора к набору, соответствующему режиму хранения. Этот метод применяется для анализа на риски сбоя схем с памятью или с обратными связями.

Второй тип многозначности связан с квантованием сигнала по уровню, когда каждой определенной амплитуде сигнала между двумя устойчивыми состояниями логического «0» и «1» присваиваются определенные значения (например, в виде десятичного числа или двоичного кода). Дальнейшая обработка сигналов в системах моделирования сводится к работе с этими значениями [35 – 37]. В работе [35] рассматриваются возможности моделирования вычислительных устройств с использованием трехуровневого квантования логических сигналов. Такой подход позволяет увеличить точность исследования за счет использования некоторого промежуточного значения между состояниями «логического нуля» и «логической единицы» по сравнению с булевым методом моделирования, но недостаточен для анализа работоспособности сложных вычислительных устройств. Для увеличения точности моделирования прибегают к увеличению числа шагов квантования, что, однако, предполагает необходимость большого объема вычислений, который невозможно обеспечить для большинства устройств современной вычислительной технике.

Существует также понятие о многозначности, связанное с работой многостабильных элементов [38, 39], но здесь многозначность определяется технологией электронной реализации этих элементов, а не способом их логического моделирования. Кроме того, такие элементы в настоящее время имеют очень небольшое распространение.

В методах, основанных на аппарате дифференциальных булевых уравнений, в булевы функции непосредственно вводится дискретная временная функция, а изменения булевых функций во времени оценивается с помощью производной функции по времени. Алгоритм выполнения анализа схем с помощью этого метода достаточно сложен, но позволяет выявлять соотношения задержек в состязающихся цепях, которые определяют наличие или отсутствие сбоя, то есть возможно получение рекомендаций для корректировки влияния состязаний [40]. Однако использование при таком методе моделирования двоичного алфавита дает возможность исследовать только временные параметры переключения логических сигналов, но не учитывать качественные и количественные параметры самого переходного процесса переключения.

Известно, что при моделировании сложных устройств всегда существует опасность появления временного рассогласования входных сигналов элемента, которое может привести к появлению ложного сигнала на выходе логического элемента, – динамические и статические риски сбоев [41 – 44]. Различные САПР в зависимости от заложенных в них методов моделирования по‑разному индицируют появление такого рода ситуации. При этом двоичные методы моделирования оказываются несостоятельными при анализе не только динамических, но и статических рисков сбоев. В САПР, в которых реализована возможность использования многозначных моделей для представления сигналов первого типа, выполняется только индикация рисков сбоев.