Синхронное логическое моделирование

Cинхронное моделирование характеризуется представлением моделей элементов их логическими функциями без учета задержек сигналов. Синхронное моделирование применяется для оценки правильности логического функционирования дискретных устройств без учета переходных процессов. Процесс моделирования работы проектируемого устройства связан с вычислением значений сигналов на выходах логических элементов схемы по заданным входным сигналам. Моделирование выполняется при каждом изменении сигналов на входах. Преимущественно изменения на входах логических элементов связаны с изменением значений синхросигналов, поэтому и значения выходных сигналов вычисляются для каждого синхросигнала. При этом предполагается, что в промежутке между синхросигналами входные сигналы не меняются, а переходной процесс в устройстве завершается в течение некоторого Dt, меньшего периода повторения тактирующих сигналов.

Синхронное моделирование наиболее удобно использовать для анализа работы комбинационных схем в установившемся режиме. Результат моделирования в этом случае наиболее точно соответствует реальному режиму работы устройства.

При синхронном моделировании каждый из элементов схемы описывается логическим уравнением

y = f(x₁, x₂, ..., x_n),

где y – выходной сигнал; x₁, x₂, ..., x_n – входные сигналы элемента.

Все проектируемое устройство описывается системой подобных уравнений. Синхронное моделирование сводится к их решению последовательно одного за другим. Под решением логического уравнения понимается вычисление логического значения Y по известным логическим значениям x₁, x₂, ..., x_n.

Особенностью синхронного моделирования является решение логических уравнений в определенном порядке, соответствующем последовательности прохождения сигналов через элементы схемы. Для определения этого порядка схему предварительно нужно ранжировать, чтобы к моменту решения каждого уравнения, описывающего функционирование элемента, значения всех его входных сигналов были известны. Под ранжированием понимается размещение описаний элементов функциональной схемы в таком порядке, в каком происходит последовательное переключение элементов схемы при подаче на ее вход некоторого входного слова. Элемент схемы имеет ранг r+ 1, если максимальных ранг любого из входов этого элемента равен r. При ранжировании принимается, что входные сигналы схемы к моменту начала ее моделирования известны, и им присваивается ранг r = 0, что влечет за собой присваивание ранга r = 1 элементам, на которые поступают только входные сигналы устройства.

Для моделирования логических схем с обратными связями алгоритм ранжирования несколько усложняется. При этом в цепь обратной связи вводится элемент D. В реальных схемах задержка D как физический элемент отсутствует, а задержка происходит из-за конечного времени срабатывания комбинационных схем. После этого устройство ранжируется и моделируется как обычная комбинационная схема в предположении, что в месте включения элемента задержки цепь обратной связи временно размыкается, и цепям обратной связи, подключенным к входам элементов, присваивается ранг 0, такой же, как и входным цепям. При этом считается, что по цепям обратной связи на входы элементов подаются сигналы, соответствующие ранее заданным состояниям "0" или "1". Схема моделируется, и новые вычисления значений сигналов обратной связи подаются на входы элементов через некоторое время Dt, равное времени задержки цепи обратной связи.

Для синхронных схем, у которых период синхроимпульсов обычно равен времени задержки D в цепях обратной связи, на этом моделирование и заканчивается. Для асинхронных, т.е. нетактируемых, схем цикл моделирования повторяется с новыми значениями сигналов обратной связи до появления установившегося состояния или до обнаружения генерации, т.е. чередования "0" и "1" от цикла к циклу.

Результатом синхронного моделирования является временная диаграмма, представленная в виде последовательности "0" и "1". На диаграмме для каждого такта моделирования приводятся значения входных воздействий и значений сигналов на выходах элементов схемы. По ней анализируется правильность работы устройства. Обычно моделирование устройства производится для некоторой совокупности тестовых воздействий, для которых известна эталонная реакция схемы. Сопоставляя в конкретном случае результаты с требуемой эталонной реакцией, определяют правильность работы устройства. В случае обнаружения несоответствия более детальный анализ временной диаграммы позволяет локализовать ошибки в схеме.

Синхронное моделирование с двоичным представлением сигналов является простейшим способом моделирования. Его главное достоинство заключается в быстроте, однако, синхронное моделирование не позволяет анализировать переходные процессы в схемах и выявлять ошибки, которые могут возникнуть из-за задержки сигналов в элементах схемы.