рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Цифровые запоминающие устройства

Цифровые запоминающие устройства - раздел Изобретательство, Схемотехника 2.5.1 Классификация Запоминающих Устройств Запоминающие Устройства ...

2.5.1 Классификация запоминающих устройств

Запоминающие устройства (ЗУ) составляют самостоятельный широко развитый класс микросхем средней, большой и сверхбольшой степени интеграции. Используются для записи, хранения и выдачи данных. По функциональному назначению запоминающие устройства можно разделить на следующие категории:

а) оперативные запоминающие устройства (ОЗУ, или RAM – random access memory ‑ память произвольной выборки) предназначены для хранения переменной информации: программ и чисел, необходимых для текущих вычислений. Такие ЗУ позволяют в ходе выполнения программы заменять старую информацию новой. По способу хранения информации ОЗУ разделяют на статические и динамические;

б) постоянные запоминающие устройства (ПЗУ, или ROM ‑ read only memory – память только для чтения) — матрицы пассивных элементов памяти со схемами управления, при выключении питания информация не разрушается. Постоянные ЗУ предназначены для хранения постоянной информации: подпрограмм, микропрограмм, констант и т. п. Такие ЗУ работают только в режиме многократного считывания. Постоянные запоминающие устройства можно разделить по способу их программирования на следующие категории:

1) масочные ПЗУ, т. е. программируемые при изготовлении. Данная разновидность ПЗУ программируется однократно и не допускает последующего изменения информации;

2) программируемые постоянные запоминающие устройства (или программируемые пользователем ‑ ППЗУ) — постоянные запоминающие устройства с возможностью однократного электрического программирования; они отличаются от масочных ПЗУ тем, что позволяют в процессе применения микросхемы однократно изменить состояние запоминающей матрицы электрическим путем по заданной программе;

3) репрограммируемые постоянные запоминающие устройства (РПЗУ) — постоянные запоминающие устройства с возможностью многократного электрического перепрограммирования. Репрограммируемые ПЗУ допускают неоднократное изменение своего содержимого.

Перепрограммирование осуществляют с помощью специально предусмотренных в структуре РПЗУ функциональных узлов. Элементом памяти в РПЗУ является полевой транзистор с плавающим затвором. Такие транзисторы под воздействием программирующего напряжения способны запасать электрический заряд под затвором и сохранять его много тысяч часов без напряжения питания. Указанный заряд изменяет пороговое напряжение транзистора: оно становится меньше того значения, которое имеет транзистор без заряда под затвором. На этом свойстве и основана возможность программирования матрицы РПЗУ. Однако время программирования довольно большое, что делает практически невозможным использование РПЗУ в качестве ОЗУ.

Стирание хранящейся в РПЗУ старой информации перед процедурой записи новой можно осуществлять по-разному. Часто это делают либо с помощью электрических сигналов, снимающих заряд, накопленный под затвором, либо с помощью ультрафиолетового излучения. В последнем случае для этих целей в корпусе микросхемы предусматривают окно из кварцевого стекла.

Основные параметры цифровых запоминающих устройств представлены в таблице 2.13.

 

Т а б л и ц а 2.13

Параметр Обозначение Определение
Информационная емкость N Число бит памяти в накопителе ЗУ
Число слов в ЗУ п Число адресов слов в накопителе ЗУ
Разрядность т Число разрядов в накопителе ЗУ
Коэффициент разветвления по выходу Кр Число единичных нагрузок (входов других ИМС), которые можно одновременно подключить к выходу ЗУ
Потребляемая мощность Рс Потребляемая ЗУ мощность в установленном режиме работы
Потребляемая мощность в режиме хранения Рсх Мощность, потребляемая ЗУ при хранении информации в режиме не выбора
Время хранения информации t Интервал времени, в течение которого ЗУ в заданном режиме сохраняет информацию
Быстродействие   Быстродействие количественно характеризуется несколькими временными параметрами, среди которых можно выделить в качестве обобщающего параметра время цикла записи (считывания), отсчитываемое от момента поступления кода адреса до завершения всех процессов в ИС при записи (считывании) информации

2.5.2 Оперативные запоминающие устройства

По типу хранения информации все ОЗУ можно разделить на статические и динамические. Структура ИС статических ОЗУ (см. рисунок 2.77) включает матрицу накопителя, дешифраторы кода адреса строк и столбцов, устройство ввода-вывода (УВВ). Для управления ИС предназначены: адресные сигналы Аk-1, ..., А0, обеспечивающие обращение к заданному ЭП, сигнал «Запись — Считывание» (ЗС), определяющий режим ИС, сигнал «Выборка микросхемы» (ВМ), разрешающий доступ к накопителю по информационным входу D и выходу F.

 

Рисунок 2.77

 

Зачастую в статических ОЗУ в качестве элементов памяти используют триггеры, способные хранить одно из двух состояний (0 или 1) при условии постоянного действия напряжения. Накопитель или матрица памяти состоит из т строк. В состав каждой строки входят п запоминающих ячеек, образующих n-разрядное слово. Информационная емкость накопителя равна N = пm, где т — число строк (или слов), п — число столбцов (или разрядов). Соответствующие шины в накопителе управляются от дешифраторов адреса строк и столбцов, на входы которых поступают адресные сигналы А0, ..., A k-1. При записи и считывании осуществляется обращение (выборка) к одной или нескольким запоминающим ячейкам одновременно.

Элементарные запоминающие ячейки (ЗЯ) можно построить на основе основных типов базовых логических элементов, Статические элементарные ЗЯ, использующие биполярные транзисторы, это дорогостоящие устройства, выполненные на основе различных триггерных элементов. Но они обладают максимальным быстродействием. Рассмотрим принципиальную электрическую схему ЗЯ на двух биполярных транзисторах (см. рисунок 2.78,а). Он представляет схему RS-триггера. Его основу составляют два инвертора, выполненные на двух двухэмиттерных транзисторах 1 и 2. Инверторы соединены последовательно и охвачены глубокой положительной обратной связью. Первая пара эмиттеров обоих транзисторов соединена с адресной шиной Xi, потенциал которой Ua в установившемся состоянии должен быть самым низким. Вторые эмиттеры этих транзисторов присоединены к разрядным шинам Yi и Yj. На разрядной шине Yi установлено опорное напряжение Uon, а на шину Yj подается разрядное напряжение Up. Режим работы схемы зависит от соотношения между напряжениями Ua, Uoп и Up.

В режиме хранения информации выполняется условие Ua << Uon= Up. В этом случае схема находится в одном из устойчивых состояний, при котором открытым может быть транзистор VТ1 или VТ2. Ток протекает по первому эмиттеру открытого транзистора, а вторые эмиттеры обесточены. Например, если в триггер записан логический ноль, то транзистор VT2 закрыт, а транзистор VT1 открыт, в противном случае транзистор 2 открыт, а транзистор 1 закрыт. Тогда логично за логический ноль принять отсутствие тока в транзисторе 2, а за логическую единицу — его наличие.

В режиме считывания с помощью адресного сигнала X на шине устанавливается напряжение Ua > Uon = Up. Если в триггер записан логический ноль (VТ2 закрыт), то данное напряжение полностью запирает второй эмиттерный переход транзистора VТ2 и при этом через шину Yj никаких токов протекать не будет, что соответствует считыванию логического нуля. Если транзистор 2 открыт (логическая единица), то при считывании ток, ранее протекавший через открытый первый эмиттерный переход, после его закрытия будет протекать через второй переход, так как Up < Ua.

Условия режима записи зависят от состояния, в которое необходимо установить ЗЯ. Если триггер находился в состоянии единицы (транзистор 1 открыт, транзистор 2 закрыт), то для записи нуля необходимо по разрядной шине Yj подать напряжение Up > Uon, сохраняя условие Ua > Up. В этом случае транзистор 2 будет закрываться, при этом падение напряжения на этом транзисторе будет увеличиваться. Это же напряжение будет приложено к базе транзистора 1 и будет для него открывающим. Триггер переключится. Для записи в ячейку логической единицы на шину Yj следует подать напряжения Up > Uon и обеспечить условие Ua > Uon. Временные диаграммы работы ЗЯ в различных режимах представлены на рисунке 2.78,б.

Описанное построение элемента позволяет соединять параллельно выходы любого числа элементов и использовать для чтения-записи одни и те же выводы.

Также можно строить ЗЯ на KМДП-структурах. Это позволяет получить более высокую степень упаковки элементов, уменьшить стоимость и потребляемую мощ-ность. Схема такой ячейки приведена на рисунке 2.79.

Транзисторы VT1÷VТ4 сос-тавляют триггер, а тран-зисторы VТ5 и VТ6 являются ключами, через которые триггер подклю-чается к информационным разрядным шинам РШ0 и РШ1. Состояние ключей определяется сигналом на шине строки X. Если на шине установлено напря-жение высокого уровня, соответствующее сигналу логической единицы, то оба ключа открыты, так как имеют каналы n-типа. При этом информация из разрядных шин записывается в триггер или же считывается из него. Если же на шине установлен сигнал логического нуля, то ключи 4 и 5 закрыты, и ЗЯ находится в режиме хранения информации. За логическую единицу в данном триггере, как и в предыдущем, принимается наличие тока в разрядной шине РШ. Рассмотрим работу данной ЗЯ в режиме считывания и записи информации. Предположим, что в триггер записана единица. В этом случае транзистор 4 открыт, а транзистор 2 закрыт (как комплементарные). Тогда высокий потенциал с истока транзистора VТ2 будет приложен к обоим затворам транзисторов 1 и VTЗ. Транзистор З будет закрыт (как имеющий канал p-типа), а транзистор 1 открыт. В режиме считывания информации на адресную шину X подается сигнал логической единицы. Ключевые транзисторы VT5 и 6 откроются и от источника питания через транзисторы 4 и 6 в разрядную шину РШ1 потечет ток, соответствующий считыванию единицы из ЗЯ.

Для записи логического нуля на шину адреса и разрядную шину РШ0 подается сигнал логической единицы. В этом случае напряжение высокого уровня через открытый транзистор VТ5 поступит на затворы транзисторов 4 и 2. Данное напряжение закроет транзистор 4 и откроет 2. Теперь с истока транзистора VТ2 к затворам транзисторов З и 1 будет приложено напряжение низкого уровня, которое откроет З и закроет 1. Триггер переключится в противоположное состояние, таким образом, в ЗЯ будет записан ноль.

Для записи логической единицы в ЗЯ необходимо подать единицу на шину адреса и разрядную шину РШ1.

2.5.3 Динамические ОЗУ

В микросхемах динамических ОЗУ роль элемента памяти играет не триггер, а конденсатор, созданный внутри структуры МДП. Информация представляется в виде заряда. Наличие заряда в конденсаторе соответствует единице, а его отсутствие – нулю. Но при использовании такого принципа хранения информации возникает одна проблема: поскольку время хранения заряда на конденсаторе ограничено (данное время не превышает одной микросекунды), необходимо предусмотреть периодическое восста-новление (регенерацию) записанной информации. В этом состоит основное отличие динамических ОЗУ от статических.

По способу регенерации динамические ОЗУ можно разделить на адресные и безадресные. В первом случае в процессе регенерации осуществляется перебор регенерируемых ячеек с тем, чтобы за период регенерации восстановить заряды во всех ячейках. При безадресной регенерации заряды восстанавливаются при помощи специальных тактовых импульсов.

Помимо механизма регенерации заряда в динамических ОЗУ необходимо предусмотреть синхронизацию для обеспечения правильного включения всех узлов в моменты считывания, записи и регенерации информации. Также к особенностям динамических ОЗУ можно отнести способ их адресации. Схемы динамических ОЗУ отличаются от статических использованием последовательной адресации. Вначале на адресный вход подается строб адреса строки RАS, а затем строб адреса столбца САS. Для этих стробов имеются специальные выводы микросхем. Адресные сигналы поступают на регистры-фиксаторы, а затем на дешифраторы адресов.

Устройство типовой ячейки памяти динамического ОЗУ представлено на рисунке 2.80.

Наиболее широкое применение в настоящее время получил вариант реализации элемента памяти на конденсаторе Сш, образованном затвором и истоком МДП-структуры в ключевом транзисторе VТ1. Выборка элемента памяти происходит при подаче на шину строк X сигнала логической единицы. При этом открывается ключевой транзистор 1 и к шине столбцов (разрядной шине РШ) подключается конденсатор. При записи в ячейку единицы (конденсатор заряжен) потенциал разрядной шины изменяется. Но поскольку емкость конденсатора невелика и много меньше емкости разрядной шины, то изменение потенциала разрядной шины будет также незначительным. Чтобы считать или зарегистрировать такое изменение, в середину разрядной шины включают дифференциальный усилительный каскад с повышенной чувствительностью.

Запись информации осуществля-ется по тактовому сигналу ТС. В этом случае открывается транзистор 2 и конденсатор Сш заряжается напряжением Uo.

К преимуществам динамических ОЗУ следует отнести высокую информативную емкость при низкой потребляемой мощности по сравнению со статическими ОЗУ за счет того, что все структуры работают в ключевом режиме.

2.5.4 Постоянные запоминающие устройства

В постоянных запоминающих устройствах (ПЗУ) в отличие от ОЗУ производится только считывание информации. Здесь по каждому n-разрядному адресу записано в общем случае m-разрядное слово.

Микросхемы ПЗУ можно разделить на два типа: программируемые единожды и перепрограммируемые. Первый тип можно разделить на масочные ПЗУ и программируемые пользователем при помощи плавких перемычек.

Накопитель ПЗУ обычно выполняют в виде системы взаимно перпендикулярных шин, в пересечениях которых находится логический элемент, связывающий две шины и определяющий записанный в ячейку ноль или единицу. Выборка слов в ПЗУ осуществляется с помощью дешифратора адреса. В масочных ПЗУ информация в микросхему заносится при изготовлении построением одного из слоев схемы при помощи фотошаблона, что и определяет их название.

Большее распространение получили микросхемы ПЗУ, выполненные на базе запоминающих ячеек с плавкими перемычками. В этих микросхемах элементом связи между шинами является биполярный транзистор VT с выжигаемой плавкой перемычкой ПП (см. рисунок 2.81).

При однократном программировании для записи нуля через соответствующий эмиттерный переход транзистора пропускается импульс тока, необходимый для удаления перемычки. Перемычки изготавливаются из нихрома, поликристаллического кремния или алюминия. После прожига перемычки производится термообработка микросхемы для того, чтобы после прожига перемычек они не смогли бы восстановиться, так как при восстановлении удаленной перемычки информация, записанная в микросхеме, будет искаженной. Для предотвращения ошибок в программируемых ПЗУ микросхема выдерживается в течение суток при температуре 100 0С.

Программируемые ПЗУ на основе МДП-транзисторов обладают достаточно большой информационной емкостью и низкой потребляемой мощностью. Для расширения диапазона использования БИС ЗУ создана память ‑ репрограммируемые постоянные запоминающие устройства (РПЗУ), способные многократно перепрограммироваться и сохранять информацию при отключенном питании. Они основаны на МДП-структурах. В основе лежит идея соз дания бистабильных МДП-транзис-торов, которые могут находиться в одном из двух состояний, соответствующих хранению логической единицы или нуля.

Перепрограммируемые ПЗУ ‑ это микросхемы ПЗУ с электрическим программированием и ультрафиолетовым стиранием и ПЗУ с электрическим программированием и электрическим стиранием.

Запоминающие репрограммируемые ячейки РПЗУ строятся на n-МОП или на КМОП-транзисторах. Для построения запоминающей ячейки используются различные физические явления хранения заряда на границе между двумя различными диэлектрическими средами или поводящей и диэлектрической средой.

В первом случае диэлектрик под затвором МОП-транзистора делается из двух слоев: нитрида кремния и двуокиси кремния. Или это структура МНОП: металл – нитрид кремния – окись – полупроводник. Толщина диоксида крем-ния делается очень тонкой (до 10 нм). В такой структуре при высоком напряжении на затворе (около 30 В) происходит туннельное перемещение носителей заряда через слой диоксида кремния к границе двух диэлектриков, вблизи которой имеется много ловушек для носителей заряда. В результате такого перемещения внутри диэлектрика образуется некоторый заряд, который при неизменном напряжении на затворе будет изменять ток считывания, протекающий через транзистор. Тем самым определяется информация, записанная в микросхему.

В другом случае используются так называемые лавинно-инжекционные транзисторы с плавающим затвором. Такой затвор не имеет выводов и со всех сторон окружен диэлектриком. При подаче на сток или исток высокого напряжения (примерно 40 В) через транзистор будет протекать ток лавинной инжекции, затвор получит определенный заряд и, следовательно, будет влиять на ток считывания. Поскольку затвор окружен со всех сторон диэлектриком, ток утечки заряда очень мал, и заряд может сохраняться десятки тысяч часов.

Перед перепрограммированием данных схем необходимо стереть записанную ранее информацию. Так как затвор изолирован, то для стирания используется ультрафиолетовое свечение. При этом заряд, накопленный затвором, под действием излучения рассасывается.

Также применяют и электрический способ стирания информации. В этом случае под плавающий затвор вводят второй – управляющий. Подача напряжения на управляющий затвор приводит к рассасыванию заряда за счет туннельного эффекта.

 

– Конец работы –

Эта тема принадлежит разделу:

Схемотехника

Некоммерческое акционерное общество.. Алматинский институт энергетики и связи.. Т М Жолшараева Схемотехника Алматы..

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Цифровые запоминающие устройства

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

СХЕМОТЕХНИКА
Учебное пособие     Алматы 2010 УДК 621.3.049 ББК 32.844Я73 Ж79. Схемотехника Учебное пособие/Т.М.Жолшараева А

Дифференциальный усилитель
1.1.1 Режимы работы дифференциального усилителя Дифференциальный усилитель (см. рисунок1.1) усиливает разность входных сигналов, который называется дифференциальным сигналом. Его можно с

Выходные каскады усилителей
Выходные каскады – это усилители мощности. Они служат для получения максимальной мощности в нагрузке при максимально возможном КПД и минимальных нелинейных искажениях. В микроэлектр

Операционный усилитель
1.3.1 Назначение и основные параметры операционных усилителей Операционный усилитель – универсальный усилитель постоянного тока с дифференциальным входом и однотактным выходом. Ид

Генераторы электрических сигналов
1.4.1 RC-генератор синусоидальных колебаний Достоинствами RC-генератора синусоидальных колебаний – на ОУ являются простота, дешевизна, малые масса и габариты и недостатком –

Автоколебательный мультивибратор
Основными свойствами интегральных операционных усилителей (ОУ), используемых при построении импульсных генераторов, является большое входное (сотни килоом) и малое (десятки омов) выходное со

Генератор линейно изменяющегося напряжения на операционном усилителе (ГЛИН).
На рисунке 1.31,а в схеме ГЛИН интегрирующая RC - цепочка включена в цепь отрицательной обратной связи ОУ. Управляется ГЛИН импульсами положительной полярности U­в

Гиратор
Гиратор – это электрическая схема, в которой в обратную связь ОУ включена RC- цепь, имитирующая катушку индуктивности. Иногда гираторы называют синтезируемыми индуктивностями. Такие «

Логические интегральные схемы
2.2.1Основные параметры логических интегральных микросхем а) входное U1вх и выходное U1вых напряжения логической единицы – значени

Переключатель тока
Особенность ЭСЛ заключается в том, что схема логического элемента строится на основе интегрального дифференциального усилителя (ДУ) в ключевом режиме (токовый ключ), выполненный на дв

Принцип действия базовой схемы ЭСЛ
Функционально схема ЭСЛ состоит из трех узлов (см. рисунок 2.25): а) токового переключателя на транзисторах VT1 ¸ VT4 и резисторах R1¸

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги