Цикл чтения

^{в начало}

Транзакцию начинает задатчик, при наличие на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра, послав ему сигнал запроса REQ# и получив разрешение GRN# от него.

После этого задатчик начинает транзакцию с адресной фазы путем установки по 1-ому импульсу транзакции сигналов FRAME#, адреса AD[31::0] и команды C/BE[3::0]#. Эти сигналы становятся достоверными ко 2-ому импульсу транзакции.

По второму импульсу, в соответствии с установленным адресом определяется сполнитель и соответствующая команда. По этому импульсу задатчик выставляет сигнал IRDY#, который говорит исполнителю, что задатчик готов принять данные. На втором импульсе задатчик устанавливает сигналы указателя байт при передаче данных C/BE[3::0]#. После 2-го импульса задатчик не управляет линиями AD[31::0], ими управляет исполнитель.

Поэтому исполнитель ко 2-ому импульсу организует Т-цикл для сигналов AD[31::0], задерживая установку сигнала TRDY#.

По 2-ому импульсу он может установить, если успеет, сигнал DEVSEL#, сообщающий задатчику, что исполнитель найден и имеет право проводить транзакцию, если не успевает из-за Т-цикла на шине АD, то установка DEVSEL# происходит на 3-м импульсе. На 2-ом импульсе заканчивается фаза адреса и начинается фаза данных.

На 3-ем импульсе исполнитель определяет, что задатчик готов (по сигналу IRDY#) к приему данных, и выставляет первые данные на AD[31::0] и устанавливает сигнал TRDY#, который сообщает задатчику, что на линиях AD[31::0] имеются первые достоверные данные. На этом такте может устанавливаться сигнал DEVSEL#, если исполнитель не успел его установить на втором импульсе.

Сигнал DEVSEL# должен устанавливаться после декодирования адреса и перед или вместе с сигналами IRDY#, STOP# и данных. Исполнитель не должен сбрасывать DEVSEL#, пока не закончится последняя фаза данных. Т.к. на 3-м импульсе фазы данных передачи данных от исполнителя к задатчику не произошло, то этот такт называется тактом ожидания.

Только на 4-м импульсе задатчик определяет (по сигналу TRDY#), что на шине AD[31::0] находятся достоверные данные и считывает их, завершая первую фазу данных. На 4-м импульсе начинается вторая фаза данных.

На временной диаграмме (рисунок 2.1) показана транзакция чтения, имеющая три фазы данных длительностью в 7 импульсов CLK. Данные передаются на импульсах 4, 6, и 8, а циклы ожидания наступают на импульсах 3 и 5 по сбросу сигнала TRDY# и на импульсе 7 по сбросу сигнала IRDY#. На 7 импульсе задатчик узнает, что наступает последняя фаза данных, он сбрасывает на этом импульсе FRAME# и устанавливает IKDY#, т.к. он был сброшен. Транзакция заканчивается на 8-м импульсе сбросом IRDY#, TRDY# и DEVSEL#. Далее идет такт холостого хода.

Рис.2.1. Временная диаграмма