СХЕМОТЕХНІКА МАЖОРИТАРНОЇ НАНОЕЛЕКТРОНІКИ

Сигнал на виході мажоритарного елемента (МЕ) приймає значення, яке співпадає зі значеннями сигналів на більшості входів (мажоритарний принцип голосування). МЕ (рис.5.1) у порівнянні з базовими логічними елементами І, АБО, НІ дозволяють скорочувати та уніфікувати обладнання, мають більшу завадостійкість і надійність.

 

Рис.5.1. Мажоританий елемент

 

5.1. Інтегральний мажоритарний елемент

МЕ працює за принципом вибору більшості, тому його вихідний сигнал f дорівнює:

 

де – вхідні сигнали (0 або 1), та – додавання сигналів, які мають значення 0 або 1, відповідно, – непарна кількість входів елемента.

Наприклад, одна з можливих ТТЛ-мікросхем, що реалізує МЕ вибору (2 з 3), наведена на рис.5.2. Якщо ,то усі шість переходів емітер-база багатоемітерного транзистора VT1відкриті та пропускають струм від джерела +Е_к через резистор R1 на входи схеми:

. (5.2)

 

а)

 

б)

 

в)

Рис.5.2. Умовне позначення (а), спрощена електрична схема (б) та таблиця дійсності (в) мажоритарного елемента (2 з 3)

Мала частина струму відокремлюється в практично закритий діод VD, та через емітерний перехід транзистора VT2:

. (5.3)

Для зменшення цього струму та пришвидшення вимикання транзистора VT2 ставлять інколи додаткове джерело – Езв.

Струм бази третього транзистора VT3

(5.4)

має достатнє значення для насичення і відкривання VT3 , тому =0. Поступово змінюючи вхідні сигнали, отримують мажоритарний принцип роботи цієї мікросхеми за таблицею дійсності (рис.5.2, в).

У цій таблиці у кожній (!) строці дужками позначені сигнали, які можуть приймати протилежне значення в результаті дії завад, при цьому вихідні функції не змінюються. На першому та останньому наборах завади на будь – якому з входів не викликають спотворень вихідного сигналу. З таблиці слідує, що мажоритарна функція трьох аргументів дорівнює кількості співіснувань з 3 по 2:

. (5.5)

Для більшої гнучкості та зручності використання для синтезу складних вузлів створені МЕ з одним додатковим інвертором VT3, тобто отримують МЕ з прямим виходом у вигляді рівняння (5.5) та з інверсним (рис.5.1, а):

( . (5.6)

Елемент на рис.5.1, а зветься універсальним МЕ (УМЕ).

 

5.2. Схеми на одноелектронних мажоритарних елементах

Функцію мажоритарного вибору (5.5) можливо реалізувати на базі трьох одноелектронних логічних елементів DD1, DD2 та DD3 (рис.3.10, а) і одного 3АБО DD4, який подібний схемі 2АБО (рис.3.11, а). На рис.5.3 приведена саме така реалізація МЕ (2 з 3).

 

 

Рис.5.3. Синтез МЕ 2 з 3 (а), умовне позначення (б) та одноелектронна схема

Інший спосіб створення МЕ на одноелектронних транзисторах показан на рис.5.4.

 

Рис.5.4. Схема МЕ (2 з 3)

Ця схема зібрана на двох логічних елементах 2І DD1 та DD3 (рис.3.10, а), двох елементах 2АБО DD2 та DD4 (рис.3.11, а) та одному інверторі DD5 (рис.3.5, а).

На базі трьох одноелектронних універсальних МЕ (рис.5.3, в) реалізують однорозрядний суматор (рис.5.5, а).

 

Рис.5.5. Однорозрядний суматор на універсальних МЕ (а) та його умовне позначення (б)

Логічні рівняння цього суматора:

S = + (5.7)

C= (5.8)

 

5.3. Схеми на комплементарних одноелектронних мажоритарних елементах

Універсальний мажоритарний елемент (2 з 3) реалізован (рис.5.6) на двох логічних інверторах DD1 та DD2, елементною базою яких є дві пари комплементарних ОЕТ.

 

Рис.5.6. УМЕ 2 з 3 на базі КОЕТ-інверторів (а) та його умовне позначення (б)

Для виконання функції мажоритарного вибору три входи УМЕ х₁, х₂ та х₃ з’єднані через шість спеціально налаштованих конденсаторів С₁-С₆ з двома кулонівськими острівцями КО1 і КО2. Ці нанорозмірні конденсатори подібні шістьом емітерним переходам транзистора інтегральної мікросхеми МЕ, приведеної на рис.5.2, б. Ємності мають бути рівними:

С₁=С₂=С₃=С₄=С₅=С₆= = 1аФ. (5.9)

Якщо два чи три вхідних сигнали дорівнюють 1: х₁х₂х₃ ={011, 101, 110, 111}, то сумарний вхідний сигнал , знімається кулонівська блокада з острівців КО1 та КО2, і електрони тунелюють через переходи С_В1, С_С1, і С_В2. Тому інвертор перемикається у відкритий стан і на його виході формується низький сигнал логічного нуля =0, а інвертор DD2 залишається закритим і на прямому виході =1. При двох-трьох нульових вхідних сигналах х₁х₂х₃ ={001, 010, 100, 000} загальний вхідний сигнал не перевищує половини рівня напруги кулонівської блокади, тому інвертор DD1 закритий і на виходах =1 та =0.

При конструюванні КОЕТ-двоінвертної схеми універсального МЕ дуже важливо запобігати міжвходовим перехресним завадам. Тому слід точно дотримуватись умов рівняння (5.9). Інші ємності цієї схеми мають значення: C_в1 = С_в3 = С_с2 = С_с4 =1аФ, С_в2= С_в4 = С_с1= С_с3 =2аФ, С₇ =С₈ = С₁₂ = С₁₃=9аФ, С₉ = С₁₄ =24аФ, а Е_с =+6,5мВ. На рис.5.7 побудована характеристика перемикання УМЕ при цьому наборі параметрів та при Т=10мК, коли на всіх входах х₁ =х₂ =х₃ =1.

 

Рис.5.7. Характеристика перемикання УМЕ на двох КОЕТ-інверторах

На характеристиці (рис.5.7) у вузькій зоні перемикання U_вх 3,5мВ, яка відповідає умовам зняття ( та набуття ( кулонівської блокади з острівців КО1 та КО2, існує гістерезис. Проте, він суттєво не впливає на роботу УМЕ тому що, на відміну від КМОНТ-схем, не існує наскрізних струмів у КОЕТ-парах, і це є важливою перевагою останніх з точки зору мінімізації втрат потужності на виконання логічних операцій.

На базі УМЕ з комплементарними інверторами (рис.5.6) створено однорозрядний суматор, схема якого наведена на рис.5.8.

 

 

Рис.5.8. Схема однорозрядного суматора на УМЕ (а) та його умовне

позначення (б)

На рис.5.9 показані результати моделювання осцилограм функціонування однорозрядного суматора при Т=2мК. Процеси тунелювання електронів скрізь переходи КОЕТ носять балістичний характер, тому ці часові характеристики є середньостатичними по невеликій кількості електронів, які накопичуються на кулонівських острівцях після тунелювання.

 

Рис.5.9. Часові діаграми виконання операції додавання суматором на УМЕ і таблиця дійсності

З порівняння рис.5.9 та рис.4.5 видно, що швидкодія суматора на УМЕ на порядок вища, ніж у суматора на КОЕТ.

У багаторозрядних суматорів паралельної дії додавання виконується одночасно по усім розрядам бінарних чисел. Такий суматор повинен мати окремі вузли додавання у кожному розряді. Для прикладу на рис.5.10 приведена структура 4-розрядного суматора, яка виконана з використанням чотирьох однорозрядних DD0-DD3 на базі УМЕ (рис.5.8). Вочевидь, реальний час виконання операції додавання (х₃х₂х₁х₀+у₃у₂у₁у₀) визначається часом переносу сигналу С до наступного розряду.

 

Рис.5.10. Структурна схема паралельного 4-розрядного суматора на універсальних МЕ

На рис.5.11 побудовані модельні діаграми роботи 4-розрядного суматора та таблиця станів додавання чисел х₃х₂х₁х₀ = 1111 та у₃у₂у₁у₀ = 0001.

 

а) б)

Рис.5.11. Часові діаграми (а) та таблиця станів 4-розрядного суматора (б) для додавання чисел х₃х₂х₁х₀ = 1111 та у₃у₂у₁у₀ = 0001

Середній час виконання операції додавання з переносом до старшого розряду складає орієнтовно 1,5 нс.

 

 

5.4. Схеми на мажоритарних елементах з нереверсивними тунельними переходами

Коли об’єднати два тунельних переходи, які мають порогові характеристики кулонівської блокади, з трьома входами, то отримують МЕ з нереверсивними тунельними переходами (МЕТП). На рис.5.12 показана схема послідовного з’єднання двох тунельних переходів Сп1 і Сп2, конденсатора навантаження з джерелом керуючої напруги .

 

Рис.5.12. Нереверсивний прилад на одноелектронних тунельних переходах

При низьких температурах , коли має місце кулонівська блокада, електрони накопичується у такій кількості на острівці КО2, щоб електростатична енергія з урахуванням керуючого джерела залишилась мінімальною:

E = min . (5.10)

Кількість накопичених електронів при і змінюється при змінах самого тому, що вони рухаються тільки в одному напрямку: при від заземленого електрода через спарені переходи до острівця КО2. Особливістю цієї нереверсивної схеми є гістерезисна ступінчата залежність кількості накопичення-витрат n електронів від змін напруги керування (рис.5.13, а).

 

Рис.5.13. Характеристики накопичення-втрат електронів на кулонівському острівці KO2 для нереверсивних тунельних переходів

Кількість тунелюючих електронів збільшується від нуля до одного, коли зростає до порогового значення:

(5.11)

В протилежний бік, зменшення n від одного до нуля відбувається за рахунок переходу електрона до джерела через конденсатор і при меншій пороговій напрузі:

, (5.12)

де .

Наприклад, при =2 аФ і =20 аФ, згідно формул (5.11) і (5.12), отримуємо та = 72 мВ.

Залежність вузлової напруги на острівці від керуючої (рис.5.13, б) має симетричну пилкоподібну форму. Тому таку нереверсивну схему з гістерезисом накопичення-втрат електронів інколи називають одноелектронною пасткою. Рівням бінарних чисел «1» та «0» відповідають однакові позитивний та негативний потенціали острівця . На базі N послідовно з’єднаних одноелектронних пасток будують схеми запам’ятовуючих пристроїв та мажоритарної логіки, які, згідно з формулами (5.11) та (5.12) мають параметри:

(5.13)

(5.14)

МЕТП (2 із 3) конструюють на базі нереверсивного одноелектронного приладу з додаванням трьох входів (рис. 5.14, а).

 

Рис.5.14. Схема МЕТП (а) та його умовне позначення (б)

Цей прилад складений з двох симетричних тунельних переходів з параметрами = 20 аФ та , трьох вхідних та одного вихідного конденсаторів, причому = = = 2 аФ. Уся схема через нанорозмірний конденсатор = 2 аФ під’єднується до джерела керування , яке має два рівня напруги, що визначаються пороговими функціями (5.11) і (5.12).

Принцип дії МЕТП (2 з 3) полягає в наступному. Якщо на двох чи трьох входах схеми діють позитивні рівні логічної одиниці , то, збільшуючи напругу керування до так званої напруги збудження (накопичення електронів)

(5.15)

підвищують позитивний потенціал . Тільки при цих умовах один електрон тунелює від заземленого електроду на острівець КО2, змінюючи його потенціал на негативний . Саме в цей момент слід заземлити вхідні потенціали і різко зменшити керуючу напругу до рівня збереження електрона на острівці КО2:

. (5.16)

Вочевидь, при цих часових та амплітудних співвідношеннях й вихідна напруга відповідає негативному рівню логічного нуля:

(5.17)

Коли ж на вході МЕТП діють два чи три сигнали логічного нуля, то тунелювання відсутнє, а на виході схеми під дією напруги зберігання формується позитивний рівень логічної одиниці:

(5.18)

Отже, виконуються умови мажоритарного вибору (2 з 3) із запереченням.

На рис.5.15 побудований ряд статичних перехідних характеристик МЕПТ (2 з 3) при чотирьох різних наборах вхідних параметрів

 

 

 

Рис.5.15. Результати моделювання прохідних характеристик МЕПТ (2 з 3) при різних наборах трьох вхідних сигналів

Переривистою лінією в центрі побудоване геометричне місце точок перемикання схеми, якщо всі входи заземлені (занулені) . В цьому випадку після зростання напруги керування до позитивного рівня збудження , вихідна напруга на острівці КО2 різко спадає до негативної внаслідок безінерційного тунелювання електронів від заземленого електрода до цього острівця. Тому його потенціал ( вихідний для схеми) стає негативним. Після цього слід зменшити керуючу напругу до рівня зберігаючої , яка відмічена точкою А. Стани зберігання вихідних рівнів логічного нуля А та логічної одиниці В відповідають значенням -4мВ та +4мВ на рис.5.15.

Збільшуючи кількість позитивних рівнів вхідних сигналів логічної одиниці від двох (+4мВ, +4мВ, -4мВ) до трьох (+4мВ, +4мВ, +4мВ), зменшують напругу перемикання до +56мВ і до +48мВ. В протилежний бік, якщо збільшувати кількість негативних сигналів логічного нуля від двох (+4мВ, -4мВ , -4мВ) до трьох, то напруга перемикання зростає до 64мВ і до 72мВ. Вихідні логічні рівні при цьому залишаються без змін: -4мВ та +4мВ

Рис.5.16 ілюструє імпульсний режим динамічної роботи схеми МЕТП (2 з 3) при . Імпульси керуючої напруги мають дворівневий характер з амплітудами збудження та зберігання . Вхідні сигнали , поступають з випередженням на періода імпульсів керування . Вони мають набори . На передніх фронтах вихідних сигналів з’являються короткочасні позитивні імпульси, які наводяться імпульсами збудження від керуючої напруги.

 

 

Рис.5.16. Осцилограми функціювання мажоритарного елемента з нереверсивними переходами

Отже, завдяки гістерезисним характеристикам перемикання (рис.5.15) та дворівневому імпульсному керуванню, схема МЕТП (рис.5.14) виконує функцію мажоритарного вибору (2 з 3).

При конструюванні логічних схем на МЕТП реалізують каскадне з’єднання, при якому, по-перше, вихідний конденсатор попереднього елементу є вхідним для наступного (рис.5.17, а), а по-друге, використовують трифазне, з перекриттям імпульсів, керування (рис.5.17, б).

 

Рис.5.17. З’єднання логічних схем на МЕТП(а) та часові діаграми трифазного керування (б)

Ця схема реалізує логічну функцію мажоритарного вибору (4 з 7):

(5.19)

Таким чином, під’єднання до фазного керування здійснюється через два каскади, що забезпечує односторонню (нереверсивну) передачу інформації, як, наприклад, у приладів з зарядовим зв’язком (ПЗЗ). Подача імпульсів керування з перекриттям прискорює виконання логічних операцій.

У якості прикладу виконання логічної операції додавання однорозрядних чисел з переносом є суматор, у якому використовують три групи МЕТП з трифазним керуванням (рис.5.18).

 

Рис.5.18. Схема однорозрядного суматора на МЕТП(а) та його умовне позначення (б)

Суматор на МЕТП має по два прямих та інверсних входи доданків, плюс три входи фазового керування і два входи (прямий і інверсний) переносу з молодшого розряду , . Він формує два вихідних сигнали суми:

(5.20)

і переносу до старшого розряду.

. (5.21)

Логічне ядро суматора складають мажоритарні елементи DD2 та DD3, які виконують логічні функції додавання (5.20).

Інші схеми (DD1, DD4 та DD5) узгоджують передачу сигналів мажоритарного вибору з синхроімпульсами фазового керування. Каскад з двох схем DD3 та DD6 реалізує тільки функцію переносу (5.21). Причому схема DD6 підвищує навантажувальну можливість суматора в цілому і працює під час дії напруги збудження на фазі Ф3, тобто, синхронно з вихідним МЕТП DD7.

Зазвичай, затримка між вхідним сигналом та вихідним дорівнює періоду фазової напруги, а між та Sскладає один період слідування імпульсів синхронізації у фазах.

Таким чином, у нереверсивних мажоритарних елементів логічні сигнали мають протилежні знаки потенціалів, і тому їх головна перевага перед іншими МЕ – це практично повна відсутність рівнів постійної напруги між каскадами. Головний же недолік – це складні схеми керування.

 

 

Контрольні завдання до глави 5

5.1. Довести високу завадостійкість мажоритарного елемента (2 з 3) за його таблицею дійсності (рис.5.1, в).

5.2. Перевірити справедливість рівняння (5.6) для інверсного виходу універсального МЕ та співставити результати з таблицею дійсності на рис.5.1, в.

5.3. Скласти таблицю станів для виходів усіх логічних елементів в моделі МЕ на рис.5.3, в.

5.4. Скласти таблицю станів для виходів усіх логічних елементів в моделі МЕ на рис.5.4.

5.5. Для однорозрядного суматора на МЕ (рис.5.5, а) скласти таблицю дійсності.

5.6. Які функції буде виконувати універсальний МЕ, якщо в ньому об’єднати два входи в один, а на третьому підтримувати «0» або «1»?

5.7. На базі одного універсального МЕ (рис.5.3, б, в) реалізувати операцію .

5.8. На базі одного універсального МЕ (рис.5.3, б, в) реалізувати операцію .

5.9. На базі одного універсального МЕ (рис.5.3, б, в) реалізувати операцію .

5.10. На базі одного універсального МЕ (рис.5.3, б, в) реалізувати операцію

5.11. На базі одного універсального МЕ (рис.5.3, б, в) реалізувати операцію .

5.12. На базі одного п’ятивходового універсального МЕ реалізувати операцію .

5.13. На базі одного п’ятивходового універсального МЕ реалізувати операцію .

5.14. На базі одного п’ятивходового універсального МЕ реалізувати операцію .

5.15. На базі одного п’ятивходового універсального МЕ реалізувати операцію .

5.16. Яку кількість мажоритарних функцій можна реалізувати на МЕ з (2n+1) входами?

5.17. Для 4-розрядного суматора на МЕ (рис.5.10) побудувати таблицю станів для виконання операції додавання двох десяткових чисел (a+b), перевівши їх у бінарний код: [(x₃x₂x₁x₀) + (y₃y₂y₁y₀)]. Варіант визначається номером залікової книжки або за списком.

В

А

Р

І

А

Н

Т

a b

B

А

Р

І

А

H

Т

5.18. Реалізувати функцію на п’ятивходовому МЕ та на базових логічних елементах і співставити кількість ІС.

5.19. Побудувати повну таблицю дійсності для зовнішніх та внутрішніх з’єднань для суматора на УМЕ (рис.5.8, а).

5.20. Розрахувати порогові напруги U₂ (5.11) та U₁ (5.12) для мажоритарного елемента з шістьома тунельними переходами, якщо C_Н = 2аФ, а С_П = 20 аФ.

5.21. Побудувати таблицю станів для МЕТП (рис.5.14, а та рис.5.16).

5.22. Розрахувати напруги збудження (5.15), збереження (5.16), U⁰_вих (5.17) та U¹_вих (5.18), якщо ємність тунельних переходів С_П МЕТП збільшилась у 2 рази.

5.23. Побудувати таблицю станів для каскадної системи з’єднання МЕТП (рис.5.17).

5.24. Побудувати таблицю станів для суматора на МЕТП (рис.5.18, а).

5.25. Яким має бути співвідношення логічних 0/1 для одноелектронного МЕ з (2n+1) входами, щоб на виході елемента отримати логічний 0?

5.26. Яким має бути співвідношення логічних 0/1 для одноелектронного МЕ з (2n+1) входами, щоб на виході елемента отримати логічну 1?