Упражнения
33. Синтезировать одноразрядный арифметический полный сумматор на ЛЭ основного базиса. Оценить сложность схемы и сравнить с вариантом схемы сумматора на рис.17,д.
34. Синтезировать преобразователь двоичного кода 8-4-2-1 в код Грея на логических элементах Исключающее ИЛИ.
35. Получить логическую схему свертки по четности для байта данных.
36. Синтезировать дешифратор в соответствии с таблицей истинности на ЛЭ основного базиса:
37. а) синтезировать преобразователь кода на логических элементах основного базиса. Входной код - двоично-десятичный (двоичные 4-разрядные числа Q3Q2Q1Q0, эквивалентные десяти десятичным цифрам), выходной код – 7-разрядный код управления 7-сегментным индикатором.
Система логических функций сегментов индикатора:
s1 = 
( 1,4 ) + 
( 10,11,12,13,14,15 ),
s2 = ( 5,6 ) + ( 10,11,12,13,14,15 ),
s3 = ( 2 ) + ( 10,11,12,13,14,15 ),
s4 = ( 1,3,4,7,9 ) + ( 10,11,12,13,14,15 ),
s5 = ( 1,4 ) + ( 10,11,12,13,14,15 ),
s6 = ( 1,2,3,7 ) + ( 10,11,12,13,14,15),
s7 = ( 0,1,7 ) + ( 10,11,12,13,14,15 ).
б) убедиться в том, что полученная схема формирует символы десятичных цифр. Получить путем анализа схемы изображения формируемых символов в случае поступления на вход 4-разрядных двоичных чисел, эквивалентных шестнадцатеричным цифрам A ,B, C, D, E, F.
38. Выполнить упражнение 37 при условии, что преобразователь кода формирует все шестнадцатеричные цифры при подаче на вход соответствующих им 4-разрядных двоичных кодов. Систему логических функций сегментов индикатора сформировать самостоятельно. Для построения схемы использовать дешифратор ИД3.
39. Синтезировать схему для реализации системы логических функций на 8-канальных мультиплексорах:
y1( x2,x1,x0 ) = 
( 5, 6, 7 ) + ( 2, 3 ),
y2( x2,x1,x0 ) = ( 1, 4, 5 ) + ( 2,3 ).
40. Синтезировать схему для реализации системы логических функций на 4-канальных мультиплексорах:
y1(x3,x2,x1,x0 )=( 9, 10, 11 ) + ( 0, 1, 2, 3, 4, 5, 12, 13, 14, 15 ),
y2(x3 x2,x1,x0 ) = ( 1, 4, 5 ) + ( 2, 3 ).