КОМБИНАЦИОННЫЕ СХЕМЫ

КОМБИНАЦИОННЫЕ СХЕМЫ

 

Основные аксиомы, теоремы и тождества алгебры логики

В алгебре логики рассматриваются переменные, которые могут принимать только два значения: 0 и 1 (например, 0 – событие не происхо­дит, 1 –… Основные соотношения алгебры логики приведены в табл. 1. В справедливости… Все тождества записаны парами на основании того, что по прин­ципу двойственности из одного тождества пары можно…

Упражнения

1. = (). 2. . 3. = ()().

Переключательные функции

Для ПФ n переменных x0,…,xn-1 будем использовать обозначение y (x0,…,xn-1). Совокупность значений переменных, в которой каждая пе­ременная может… Существуют несколько способов задания ПФ. 1. Табличный, когда функция задается в виде таблицы истинности (соответствия). Таблица истинности содержит 2n строк (…

Неполностью определенные переключательные функции

Значения функции могут считаться неопределенными, если: а) в процессе работы логической схемы на ее входы никогда не подаются… На рис. 1,д приведена карта Карно для неполностью определенной ПФ. Функция не определена на двух наборах: x3 = 1, x2 =…

Упражнения

Для заданной ПФ: а) составить таблицу истинности; б) получить СДНФ; в) получить СКНФ; г) построить карту Карно.  

Построение комбинационной логической схемы

По заданной переключательной функции

Например, для реализации выражения (1) требуются 3 элемента НЕ (для получения инверсий переменных - ), 4 трехвходовых элемента И (для получения… ) и 1 четырехвходовый элемент ИЛИ (для получения логической суммы… Сказанное приводит к выводу, что при прямом способе построения логического устройства на основе использования…

Минимизация переключательных функций

С помощью карт Карно

Суть минимизации ПФ заключается в использовании закона склеивания соседних минтермов, которым на карте Карно соответствуют клетки, заполненные… Введем понятие подкуба, которое используется в теории ПФ и их минимизации.… Каждый 2i-клеточный подкуб позволяет при минимизации исключить i переменных – 1,2,3,4 и т.д. Действительно, подкуб,…

Упражнения

  23. y( x2,x1,x0 ) = m1 m2 m5 m6 . 24. y( x3, x2,x1,x0 ) = m0 m1 m2 m3 m7 .

Нормальные формы логических уравнений.

Преобразование логических уравнений

К заданному базису

Всего существует 8 нормальных форм представления ПФ. Получим их на примере проектирования мажоритарной логической схемы (мажоритарного элементы) “2… Таблица истинности для мажоритарного элемента приведена в табл.2, карта Карно… = 1) И / ИЛИ

Упражнения

а) y = x3 x2 x0 x3 x1 x0 ; б) y = ; в) y = x3 x2 x0 x3 x2 x1 x3 x1 x0 x2 x1 x0 ;

Комбинационные схемы

однозначно соответствует входным наборам сигналов, комбинациям входных сигналов. Такие цифровые устройства образуют класс комбинационных схем (КС).… КС с несколькими выходами может быть представлена в виде совокупности схем, у… В цифровой технике применяется большое число типовых (стандартных) КС, выполненных в виде интегральных схем малой и…

Примеры синтеза и анализа комбинационных схем

 

Полный дешифратор с прямыми выходами

В зависимости от количества выходов k (количества разрядов в выходном позиционном коде) дешифраторы могут быть полными, неполными или селекторами.…  

Полный дешифратор с инверсными выходами

  Сигнал E для дешифраторов является сигналом разрешения его работы (E=1), если E = 0 – не формируется ни один минтерм…

Мультиплексор. Мультиплексор-демультиплексор

  При этом на выход поступает выбранный с помощью адресного кода цифровой сигнал… Условное графическое обозначение 4-канального мультиплексора (MUX) приведено на рис.14,б, а на рис.14,в – обобщенная…

Синтез КС на мультиплексорах

Логическая функция, реализуемая мультиплексором (рис.14,в) с n адресными входами, по структуре полностью совпадает с СДНФ для функций n переменных… Более эффективен (по критерию затрат аппаратных средств) способ реализации ПФ… В качестве примера рассмотрим синтез логической схемы одноразрядного арифметического полного сумматора на основе…

Преобразователь кода Грея в двоичный код 8-4-2-1

На рис.19,а показаны кодовые комбинации цепи Грея для n = 2, которые… Синтезируемый преобразователь должен формировать для каждой комбинации кода Грея соответствующую комбинацию кода…

Узел свертки по четности

Свертка по четности очень часто используется для контроля по четности (контроля по паритету) при передаче цифровых кодов по каналам передачи данных,… Общая схема организации контроля по четности показана на рис.20. Источник… станет нечетным. На приемном конце канала от полученного (n+1)-разрядного слова снова берется свертка по четности e.…

Упражнения

34. Синтезировать преобразователь двоичного кода 8-4-2-1 в код Грея на логических элементах Исключающее ИЛИ. 35. Получить логическую схему свертки по четности для байта данных. 36. Синтезировать дешифратор в соответствии с таблицей истинности на ЛЭ основного базиса:

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ

Общая структура последовательностного устройства

Цифровые автоматы, применяемые в цифровой технике, преимущественно строятся по… Состояния всех входов, элементов памяти и выходов рассматриваются в одинаковые дискретные моменты времени. В…

Синхронные триггеры

Используемые в цифровой технике триггеры представляют собой электронные схемы, имеющие два устойчивых состояния. Эти состояния устанавливаются при… Состояние триггера описывается значением выходного сигнала Q. Это состояние… Триггеры, переключающиеся по уровню, могут изменять свое состояние в течение длительности синхроимпульса (уровня…

Порядок синтеза последовательностного устройства

В общей схеме последовательностного устройства (рис.21) КС1 реализует логическое уравнение f1 (14) и определяет последующее состояния памяти Qt+1 в… 1. Определение количества состояний устройства, построение таблицы или графа… Чаще всего функционирование последовательностного устройства представляется в виде таблицы состояний для внутренних…

Примеры синтеза и анализа последовательностных устройств

2.4.1. Делитель частоты импульсов на 5(на JK-триггерах)

Делитель импульсов должен функционировать так, чтобы на его выходе формировался положительный импульс после поступления на вход каждого пятого импульса. Длительность выходных импульсов должна равняться длительности входных.

Проектируемое устройство описывается графом рис.24,а и имеет пять состояний. Кодировка состояний делителя значениями внутренних переменных производится таким образом, чтобы все они различались между собой представлением хотя бы одной переменной. Так как делитель имеет 5 состояний, то для их кодировки требуется внутренних переменных, т.е. элементов памяти (триггеров). Варианты кодировки состояний могут быть различными. В данном случае с целью упрощения комбинационной схемы КС2 (рис.21) целесообразно закодировать одну из внутренних переменных (Q₂) так, чтобы она принимала единичные значения в течение одного такта после каждого пятого импульса на входе (рис.24,б).

Такой вариант кодировки состояний делителя приведен в таблице на рис.25, где даны значения внутренних переменных () для каждого из состояний, а также для последующего состояния (), в которое переходит устройство после поступления входного импульса. Приведенная на рис.25 таблица состояний соответствует графу рис.24,б.

После кодировки закон функционирования каждого элемента памяти (триггера) становится заданным, поэтому дальнейшее структурное проектирование сводится к проектированию комбинационной схемы КС1 (рис.21). Проектирование КС1 можно выполнить с помощью словарного метода.

В соответствии с этим методом получаем для каждого состояния функции переходов для каждого элемента памяти. В качестве элементов памяти выберем JK-триггеры (рис.22,д), так как его словарь переходов (рис.24) содержит неопределенные требования к значениям информационных сигналов J и K в половине позиций, что существенно снижает сложность КС1 при ее реализации.

Далее для полученных функций переходов с использованием словаря переходов JK-триггера получаем текущие значения логических функций управления информационными входами и , аргументами которых являются переменные , задающие код текущего состояния делителя. Таким образом, КС1 должна реализовать систему логических функций , от переменных . Минимизация этих функций с помощью карт Карно (в клетки карт для отсутствующих комбинаций переменныхпоставлен знак факультативности – ) приводит к простым структурным формулам (рис.25), позволяющим реализовать КС1.

Функции ,реализуются путем соединения входов триггеров с соответствующими выходами и источником единичного сигнала, а для реализации функции J₀ требуется дополнительный двухвходовый ЛЭ ИЛИ. Неиспользуемые (избыточные) входы J и K триггеров оставлены неподключенными, реальные ИС это допускают (неиспользуемый вход в таких ИС работает как вход с пассивным уровнем сигнала).

Полученная структурная схема делителя показана на рис.26,а. Анализ схемы дает временные диаграммы (рис.26,б), иллюстрирующие ее работу (на временных диаграммах не показана задержка сигналов относительно входных импульсов ).

Для получения на выходе делителя импульсов с длительностью, равной длительности входных импульсов, служит комбинационная схема КС2, реализующая логическую функцию(логическая схема И).

 

2.4.2. Синхронный недвоичный счетчик(на JK-триггерах)

Счетчиком называют цифровой автомат, который для каждого входного импульса формирует соответствующую ему кодовую комбинацию, фиксирующую поступление данного импульса. Число кодовых комбинаций, которое способен формировать счетчик, называют модулем счета М (коэффициентом счета). После поступления на счетчик М входных сигналов начинается новый цикл, повторяющий предыдущий.

Примером счетчика может быть последовательностное устройство рис.26,а, в котором для каждого из пяти импульсов на входе I_вх формируется трехразрядный код на выходах . Работа счетчика описывается графом рис.24,б или таблицей состояний на рис.25. В трехразрядном счетчике рис.26,а с модулем счета М = 5 исключены 2³ – М = 3 кодовые комбинации: 111, 110, 101, которые являются лишними.

Метод исключения лишних кодовых комбинаций из 2ⁿ возможных (n – число триггеров) позволяет рассмотренным выше способом синтезировать счетчик с произвольным модулем счета.

В схеме счетчика рис.26,а лишние состояния исключены в том смысле, что они не используются при нормальном функционировании счетчика. Но при сбоях или в начале работы (после подачи на схему напряжения питания) лишние состояния могут возникать. Рассмотрим поведение схемы рис.26,а, в которой возникло лишнее состояние.

Имея логические функции управления информационными входами JK-триггеров (рис.25), можно полностью предсказать поведение схемы во всех возможных состояниях. В состоянии 101 Q₂ = 1, Q₁ = 0, Q₀ = 1. Находим по уравнениям на рис.25: ,(триггер 2 из единичного состояния сбросится в нулевое);, = 0 (триггер 1 из нулевого состояния переключится в единичное); = 1, (триггер 0 проинвертирует свое единичное состояние – переключится в 0). Таким образом, из лишнего состояния 101 при поступлении входного импульса счетчик перейдет в рабочее состояние 010. Аналогичным способом можно получить результаты для состояний 110 и 111. В итоге получен граф состояний рис.27, который показывает рабочий цикл счетчика (рис.26,а) и его поведение при попадании в неиспользуемые (лишние) состояния

Из графа видно, что рассматриваемый счетчик обладает свойством самозапуска (самовосстановления после сбоя) – независимо от исходного состояния он приходит в рабочий цикл после начала работы. Этим свойством обладают не все схемы. Если счетчик таким свойством не обладает, в него вводят специальные элементы или подсхемы для придания свойств самозапуска.

 

 

2.4.3. Сдвигающий регистр(на D-триггерах)

Сдвигающий регистр получим, если D-триггеры задержки с переключением по отрицательному фронту (1 – 0) включим последовательно и организуем общий тактовый вход (вход синхросигнала), рис.28.

 

Сигнал , действующий на входе i-го триггера в текущем такте, появляется на его выходе по окончании текущего тактового импульса (по его отрицательному фронту) – в последующем такте, что определяется характеристическим уравнением D-триггера: =. Из этого следует, что в сдвигающем регистре информация из триггера с каждым тактом передается в триггер . На рис.28 показана схема 5-разрядного сдвигающего регистра с параллельным выходом – и входом асинхронного сброса триггеров в нулевое состояние. Значение входного сигнала D₀ в дискретный момент времени t появляется на выходе через пять тактов, т.е. . Для последовательного ввода в n-разрядный регистр n-разрядного слова требуется n тактов. Такие сдвигающие регистры могут использоваться для преобразования последовательного кода в параллельный.

 

Скремблер. Дескремблер

Скремблирование – это обратимое преобразование структуры цифрового потока без изменения скорости передачи с целью получения свойств случайной… Основной частью скремблера является генератор ПСП в виде сдвигающего регистра… Различают скремблеры с начальной установкой (рис.29) и самосинхронизирующиеся.

Генератор псевдослучайной последовательности

На рис.30,б показана схема генератора ПСП при N = 4. Результаты анализа состояний схемы как цифрового автомата сведены в таблицу на рис.30,в. Для… Состояние 0000 не может существовать в регистре и в ПСП, так как попадание в… Другой способ вывода регистра из состояния блокировки – дополнение цепи обратной связи генератора (рис.30,б)…

Упражнения

D-триггеров, включенных по схеме сдвигающего регистра. Для заданной функции управления информационным входом D0 = f ( Q0 ,...Qn-1 ) получить полный граф переходов счетчика. Определить модуль счета – kсч в рабочем цикле:

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

2.Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ-Петербург, 2001. 3.Проектирование импульсных и цифровых устройств радиотехнических систем:… 4.Потемкин И.С. Функциональные узлы цифровой автоматики. М.: Энергоатомиздат, 1988.