Лабораторная работа №4. Исполнительные устройства ВМ
Счетчики.Счетчиком называют устройство, сигналы на выходе которого отображают число импульсов, поступивших на счетный вход. JK-триггер может служить примером простейшего счетчика. Такой счетчик считает до двух. Счетчик, образованный цепочкой из m триггеров, может подсчитать в двоичном коде 
импульсов. Каждый из триггеров такой цепочки называют разрядом счетчика. Число m определяет количество разрядов двоичного числа, которое может быть записано в счетчик. Число
называют коэффициентом (модулем) счета.
Информация снимается с прямых и (или) инверсных выходов всех триггеров. В паузах между входными импульсами триггеры сохраняют свои состояния, т.е. счетчик запоминает число входных импульсов.
Нулевое состояние всех триггеров принимается за нулевое состояние счетчика в целом. Остальные состояния нумеруются по числу поступивших входных импульсов. Когда число входных импульсов 
, происходит переполнение, после чего счетчик возвращается в нулевое состояние и цикл повторяется. Коэффициент счета, таким образом, характеризует число входных импульсов, необходимое для выполнения одного цикла и возвращения в исходное состояние. Число входных импульсов и состояние счетчика взаимно определены только для первого цикла.
После завершения каждого цикла на выходах последнего триггера возникают перепады напряжения. Это определяет второе назначение счетчиков: деление числа входных импульсов. Если входные сигналы периодичны и следуют с частотой 
, то частота выходных сигналов равна 
. В этом случае коэффициент счета называется коэффициентом деления и обозначается как 
.
У счетчика в режиме деления используется выходной сигнал только последнего триггера, промежуточные состояния остальных триггеров во внимание не принимаются. Всякий счетчик может быть использован как делитель частоты. Поэтому подобное устройство часто называют счетчиком-делителем. Такие делители имеют целочисленный коэффициент деления. Однако элементная база современной микроэлектроники позволяет создавать делители с дробными коэффициентами деления.
Символом счетчиков на схемах служат буквы CT, после символа проставляют число, характеризующее модуль счета (например CT2, CT10).
Основными эксплуатационными показателями счетчика являются емкость и быстродействие. Емкость счетчика, численно равная коэффициенту счета, равна числу импульсов за один цикл.
Быстродействие счетчика определяется двумя параметрами: разрешающей способностью 
и временем установки кода счетчика 
. Под разрешающей способностью подразумевают минимальное время между двумя входными сигналами, в течение которого не возникают сбои в работе. Обратная величина 
называется максимальной частотой счета. Время установки кода равно времени между моментом поступления входного сигнала и переходом счетчика в новое устойчивое состояние. Эти параметры зависят от быстродействия триггеров и способа их соединения между собой.
Счетчики различаются числом и типами триггеров, способами связей между ними, кодом, организацией счета и другими показателями. Цифровые счетчики классифицируются по следующим параметрам:
· коэффициент счета – двоичные (бинарные); двоично-десятичные (декадные) или с другим основанием счета; с произвольным постоянным и переменным (программируемым) коэффициентом счета;
· направление счета – суммирующие, вычитающие и реверсивные;
· способ организации внутренних связей – с последовательным, параллельным или с комбинированным переносом, кольцевые.
Классификационные признаки независимы и могут встречаться в разных сочетаниях: например, суммирующие счетчики бывают как с последовательным, так и с параллельным переносом, они могут иметь двоичный, десятичный или иной коэффициенты счета.
Введением дополнительных логических связей – обратных и прямых – двоичные счетчики преобразуются в недвоичные. Наибольшее распространение получили десятичные (декадные) счетчики, работающие с 
в двоично-десятичном коде (двоичный – по коду счета, десятичный – по числу состояний).
Десятичные счетчики организуются из четырехразрядных двоичных счетчиков. Избыточные шесть состояний исключаются введением дополнительных связей. Возможны два варианта построения схем: счет циклически идет от 0000B=0D до 1001B=9D и счет происходит от 0110B=6D до 1111B=15D (B, D – обозначения двоичного и десятичного чисел). Первый вариант на практике применяется чаще.
В суммирующем счетчике каждый входной импульс увеличивает на единицу число, записанное в счетчик, при этом перенос информации из одного разряда в другой, более старший, имеет место, когда происходит смена состояний 1 на 0.
Вычитающий счетчик действует обратным образом: двоичное число, хранящееся в счетчике, с каждым поступающим импульсом уменьшается на единицу. Переполнение вычитающего счетчика происходит после достижения им нулевого состояния. Перенос из младшего разряда в старший здесь имеет место при смене состояния младшего разряда с 0 на 1.
Реверсивный счетчик может работать в качестве суммирующего и вычитающего. Эти счетчики имеют дополнительные входы для задания направления счета. Режим работы определяется управляющими сигналами на этих входах. В программе EWB таки счетчики представлены ИМС 74163 и 74169 (отечественные аналоги К155ИЕ18, ИЕ17).
Счетчики с последовательным переносом представляют собой цепочку триггеров, в которой импульсы, подлежащие счету, поступают на вход первого триггера, а сигнал переноса передается последовательно от одного разряда к другому.
Главное достоинство счетчиков с последовательным переносом – простота схемы. Увеличение разрядности осуществляется подключением дополнительных триггеров к выходу последнего триггера. Основной недостаток счетчиков с последовательным переносом – сравнительно низкое быстродействие, поскольку триггеры срабатывают последовательно, один за другим. Счетчики этого класса в библиотеке EWB не представлены.
Максимальная частота счета определяется режимом работы. Если считывание состояния счетчика должно происходить после каждого входного импульса, как это имеет место, например, при счете до заданного числа, то максимальная частота равна 
, где m – число разрядов; 
− задержка переключения одного триггера; 
- время срабатывания внешнего элемента или считывающей схемы.
Счетчики с параллельным переносом состоят из синхронных триггеров. Счетные импульсы подаются одновременно на все тактовые входы, а каждый из триггеров цепочки служит по отношения к последующим только источником информационных сигналов. Срабатывание триггеров параллельного счетчика происходит синхронно, и задержка переключения всего счетчика равна задержке одного триггера. В таких счетчиках используются JK- и D-триггеры. В схемном отношении они сложнее счетчиков с последовательным переносом. Число разрядов у этих счетчиков обычно невелико (4…6), поскольку с повышением числа разрядов число внутренних логических связей быстро растет.
Счетчики с параллельным переносом применяются в быстродействующих устройствах. Они обладают более высокой помехоустойчивостью, так как в паузах между импульсами триггеры счетчика блокированы. К их недостаткам следует отнести меньшую нагрузочную способность отдельных разрядов из-за дополнительной нагрузки внутренними связями. Каскад, предшествующий счетчику, должен иметь достаточную мощность, чтобы управлять входами нескольких триггеров.
Счетчики с параллельным переносом (их чаще называют синхронными) в библиотеке EWB представлены счетчиками 74160, 74162, 74163, 74169 (аналоги К155ИЕ9, ИЕ11, ИЕ18, ИЕ17 соответственно).
В счетчике с параллельно-последовательным переносом триггеры объединены в группы так, что отдельные группы образуют счетчики с параллельным переносом, а группы соединяются последовательно. В роли групп могут быть и готовые счетчики. Счетчики этого типа, как правило, много разрядные. Общий коэффициент счета равен произведению коэффициентов счета всех групп. По быстродействию они занимают промежуточное положение.
Счетчики-делители, оформленные как самостоятельные изделия, имеются в составе многих серий микросхем. Номенклатуру счетчиков отличает большое разнообразие. Многие из них обладают универсальными свойствами и позволяют управлять коэффициентом и направление счета, вводить до начала цикла исходное число, прекращать счет по команде, наращивать число разрядов и т.п. С помощью готовых счетчиков можно решить большинство практических задач, возникающих перед разработчиком аппаратуры.
В ряде случаев может возникнуть потребность в счетчиках с нетиповыми характеристиками. Они создаются из отдельных триггеров и логических элементов.
Проектирование счетчика сводится к определению числа триггеров и организации связей между ними и логическими элементами, а также вычислению разрешающей способности счетчика (максимальной частоты счета).
На первом шаге проектирования заданный коэффициент счета (деления) преобразуется в двоичный код. Число разрядов двоичного числа показывает, сколько триггеров должен иметь счетчик, а число единиц определяет число входов логического элемента. Входы элемента подключаются к прямым выходам Q тех триггеров, которые соответствуют единицам двоичного числа. Следует только учитывать, что первый, входной триггер отображает младший разряд числа. Выход логического элемента соединяется со входами установки нуля (входы R) всех триггеров, от которых сделаны отводы, а также тех, которые непосредственно за ними следуют.
Результаты проектирования применимы к триггерам разных видов логики, однако реальные схемы при этом могут различаться в деталях. Поскольку принудительная установка в нуль по R-входу у некоторых типов триггеров осуществляется сигналами логического нуля (ТТЛ, ДТЛ), у других – сигналами логической единицы (КМОП), в первом случае дожжен быть применен логический элемент И-НЕ, во втором – И. Кроме того, в суммирующем счетчике опрокидывание каждого последующего триггера должно происходить тогда, когда сигнал на выходе предыдущего триггера изменяется от 1 к 0, поэтому важен порядок соединения триггеров между собой. Если в счетчике применяются триггеры с прямым управлением (по фронту 
), их входы присоединяются к инверсным выходам предыдущих. В случае триггеров с инверсным управлением входы подключают к прямым выходам. Добавив к исходной схеме несколько дополнительных элементов, можно расширить ее возможности – сделать счетчик с самоостановом (одноразового действия) или обеспечить в режиме деления кратковременный импульс на выходе последнего триггера.
Рассмотрим микросхему 74160 (К155ИЕ9), являющуюся библиотечным компонентом EWB. 74160 – четырехразрядный двоично-десятичный (декадный) синхронный счетчик (рис. 60). Он запускается положительным перепадом тактового импульса и имеет синхронную загрузку (предварительную установку каждого триггера по входам A, B, C, D). Несколько счетчиков ИЕ9 образуют синхронный многодекадный счетчик. Сброс всех триггеров – асинхронный по общему входу сброса CLR’.
Рис. 60. Счетчик 74160
Счетчик содержит внутреннюю логику ускоренного переноса, и все триггеры получают перепад тактового импульса одновременно. Изменения выходных состояний триггеров совпадают по времени, поэтому в выходных импульсных последовательностях нет пиковых помех. Запускающий тактовый фронт импульса – положительный.
Счетчик ИЕ9 полностью программируемый, поскольку на каждом из его выходов можно установить требуемый логический уровень. Такая предварительная установка происходит синхронно с перепадом тактового импульса и не зависит от того, какой уровень присутствует на входах разрешения счета ENP и ENT. Напряжение низкого уровня, поступившее на вход параллельной загрузки LOAD’, останавливает счет и разрешает подготовленным на входах A, B, C, D данным загрузиться в счетчик в момент прихода следующего положительного перепада тактового импульса (от низкого к высокому уровню или при переходе от 0 к 1).
Сброс счетчика ИЕ9 – асинхронный. Если на общий вход сброса CLR поступило напряжение низкого уровня, на выходах всех четырех триггеров устанавливаются низкие уровни независимо от сигналов на входах CLK, LOAD’, ENT, ENP. Внутренняя схема ускоренного переноса необходима для синхронизации многодекадной цепи счетчиков ИЕ9. Специально для синхронного каскадирования микросхема имеет два входа разрешения: ENP (параллельный) и ENT (вспомогательный), а также выход RCO (окончание счета).
Счетчик считает тактовые импульсы, если на обоих его входах ENP и ENT напряжение высокого уровня. Вход ENT последующего счетчика получает разрешение счета в виде напряжения высокого уровня от выхода RCO предыдущего счетчика. Длительность высоких уровней (сигнала логической 1) на выходе RCO примерно соответствует длительности высокого уровня на выходе QA предыдущего счетчика.
Для счетчиков ИЕ9 не допускаются перепады от высокого уровня к низкому на входах ENP и ENT, если на тактовом входе присутствует напряжение низкого уровня. Нельзя подавать положительный перепад на вход LOAD’, если на тактовом входе присутствует напряжение низкого уровня, а на входах ENP и ENT – высокого (во время перепада или перед ним). Сигналы на входах ENP и ENT можно изменять, если на тактовом входе CLK присутствует напряжение низкого уровня. Когда на входе LOAD’ появляется высокий уровень, а входы ENP и ENT неактивны (т.е. на ENP и ENT низкий уровень), то вместе с последующим положительным перепадом тактового импульса на выходах QA, QB, QC, QD появится код от входов A, B, C, D.
Подавая сигналы высокого уровня на входы ENP и ENT при низком уровне сигнала на тактовом входе, получим на выходах наложение кодов загрузки и внутреннего счета. Если при низком уровне тактового сигнала на входы ENP, ENT и LOAD’ поданы положительные перепады, нарастающие от низкого уровня к высокому, тактовый перепад изменит код на выходах QA, QB, QC, QD на последующий.
При входных сигналах высокого уровня счетчик 74160 (К155ИЕ9) потребляет ток питания 94 мА, 74LS160A (К555ИЕ9) – 32 мА; если все выходные сигналы имеют низкий уровень, то 101 и 32 мА соответственно. Максимальная частота счета 25 МГц. Время распространения сигнала от входа CLK до выхода RCO составляет 35 и 27 нс, а время сброса (от входа CLR’ до выходов Q) 38 и 28 нс.
Микросхема 74161 (К155ИЕ10) - четырехразрядный двоичный (бинарный) синхронный счетчик, по своему функционированию аналогичен микросхеме ИЕ9 и отличается от нее тем, что считает в двоичном коде, и его коэффициент пересчета равен 16. В остальном ее работа и правила включения те же.
Микросхема 74162 (К155ИЕ11) - четырехразрядный двоично-десятичный (декадный) синхронный счетчик. Логика его работы соответствует логике работы счетчиков ИЕ9. Отличие лишь в том, что для сброса в состояние 0 счетчика ИЕ9 необходима подача на вход CLR логического 0, а для сброса в состояние 0 счетчика ИЕ11 кроме подачи на вход CLR (разрешение установки 0) логического 0 необходима подача тактового импульса отрицательной полярности на вход CLK, по спаду которого и происходит сброс счетчика. Таким образом, все изменения выходных сигналов этой микросхемы происходят по спаду импульсов отрицательной полярности на входе CLK.
Микросхема 74163 (К155ИЕ18) - четырехразрядный двоичный (бинарный) синхронный счетчик, аналогичен по функционированию микросхеме ИЕ11, но его коэффициент пересчета равен 16.
Микросхема 74168 (К155ИЕ16) - четырехразрядный двоично-десятичный (декадный) реверсивный синхронный счетчик. Разводка совпадает с разводкой микросхемы ИЕ9, за исключением вывода 1, для описываемой микросхемы это вход изменения направления счета D/U’, вход сброса отсутствует. При логической 1 на входе D/U’ счетчик считает вверх, при логическом 0 - вниз.
Микросхема 74169 (К155ИЕ17) - четырехразрядный двоичный (бинарный) реверсивный синхронный счетчик, аналогичен по функционированию микросхеме ИЕ16, но его коэффициент пересчета равен 16.
Регистры. Основное назначение регистров – хранение и преобразование многоразрядных двоичных чисел. Регистры наряду со счетчиками и запоминающими устройствами являются наиболее распространенными устройствами цифровой техники. При сравнительной простоте регистры обладают большими функциональными возможностями. Они используются в качестве запоминающих и управляющих устройств, генераторов и преобразователей кодов, счетчиков, делителей частоты, узлов временной задержки. Элементами структуры регистров являются синхронные триггеры D- или JK-типа с динамическим или статическим управлением. Одиночный триггер может запоминать (регистрировать) один разряд (бит) двоичной информации. Такой триггер можно считать одноразрядным регистром. Занесение информации в регистр называют операцией ввода или записи. Выдача информации к внешним устройствам характеризует операцию вывода или считывания. Запись информации в регистр не требует его предварительного обнуления.
Понятие «весовой коэффициент» к разрядам регистра в отличие от счетчика не применимо, поскольку весовая зависимость между отдельными разрядами целиком определяется записанной в регистр информацией.
Все регистры в зависимости от функциональных свойств подразделяются на две категории – накопительные (регистры памяти, хранения) и сдвигающие. В свою очередь, сдвигающие регистры делятся по способу ввода и вывода информации на параллельные, последовательные и комбинированные (параллельно-последовательные и последовательно-параллельные), по направлению передачи (сдвига) информации – на однонаправленные и реверсивные.
Наиболее простыми являются регистры памяти. Их назначение – хранение двоичной информации небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа. Ввод (запись) и вывод (считывание) информации производится параллельным кодом. Ввод обеспечивается тактовым импульсом, с приходом очередного тактового импульса записанная информация обновляется. Считывание производится в прямом или обратном коде (в последнем случае с инверсных выходов).
Регистры хранения представляют собой наборы триггеров с независимыми информационными входами и обычно общим тактовым выходом. В таком качестве используются синхронные триггеры, составленные из микросхем, содержащих в одном корпусе несколько самостоятельных триггеров, например 74175 (К155ТМ8), 74179 (К155ТМ9) и другие, которые можно рассматривать как 4-6 разрядные регистры памяти. Наращивание разрядности регистров памяти достигается добавлением нужного числа триггеров, тактовые входы которых подсоединяют к шине синхронизации.
Регистр 74173 (К155ИР15) является библиотечным компонентом EWB и может служить примером устройства хранения с тремя выходными состояниями (рис. 61).
Рис. 61. Регистр 74173
Микросхема 74173 – четырехразрядный регистр. Он имеет выходы 1Q…4Q с третьим Z-состоянием (при сигнале 1 на выводах G1’, G2’), а его выходы 1D…4D снабжены логическими элементами разрешения записи путем подачи логического 0 на входы M, N (в EWB ошибочно показаны прямыми). Используется регистр как четырехразрядный источник кода, способный обслуживать непосредственно шину данных цифровой системы.
Загрузка информации в регистр производится синхронно с положительным перепадом тактового импульса, если на входах M, N присутствуют напряжения низкого уровня. Если на одном из этих входов напряжение высокого уровня, после прихода положительного тактового перепада в регистре должны остаться прежние данные. Вход сброса CLR имеет высокий активный уровень. Если на входы G1’, G2’ подано напряжение активного низкого уровня, данные, содержащиеся в регистре, отображаются на выходах 1Q…4Q, присутствие хотя бы одного напряжения высокого уровня на входах разрешения G1’, G2’ вызывает Z-состояние (размыкание) для выходных линий. При этом данные из регистра в шину данных систем не проходят, выходы регистра не влияют на работу других аналогичных выходов, присоединенных к проводникам шины. На работу входов сброса CLR и тактового CLK смена уровней на входах разрешения влияния не оказывает.
Регистр 74173 (К155ИР15) потребляет ток 72 мА и имеет тактовую частоту до 25 МГц; вариант 74LL173 потребляет ток 30 мА, его тактовая частота 30 МГц.
Вторым наиболее распространенным классом регистров являются регистры сдвига, которые отличаются большим разнообразием как в функциональном отношении, так в отношении схемных решений и характеристик. Ркгистры сдвига, помимо операции хранения, осуществляют преобразование последовательного двоичного кода в параллельный, а параллельного – в последовательный, выполняют арифметические и логические операции, служат в качестве элементов временной задержки. Своим названием они обязаны характерной для этих устройств операции сдвига. С приходом каждого тактового импульса происходит перезапись (сдвиг) содержимого триггера каждого разряда в соседний разряд без изменения порядка следования единиц и нулей. При сдвиге информации вправо после каждого тактового импульса бит из более старшего разряда сдвигается в младший, а при сдвиге влево – наоборот.
На отечественных схемах символом регистра служат буквы RG. Для регистров сдвига указывается также направление сдвига: > - вправо; < - влево; <-> - реверсивный (двунаправленный).
Работу регистра сдвига рассмотрим на примере библиотечного регистра 74195 (К155ИР12) – быстродействующий четырехразрядный регистр для выполнения операций сдвига, счета, накопления и взаимного параллельно-последовательного преобразования цифровых слов (рис. 62).
Рис. 62. Регистр 74195
Через вход SH/LD’ загружаются параллельные данные и производится их сдвиг вправо. Если на этом входе присутствует напряжение высокого уровня, через входы первого триггера J и K’ в регистр вводятся последовательные данные. Вход J имеет высокий активный уровень, вход K’ – низкий; если эти входы соединить, получим простой D-вход. Данные сдвигаются в направлении от QA к QB, QC, а затем к QD после каждого положительного перепада на тактовом входе CLK.
Если на входе SH/LD’ присутствует напряжение низкого (активного) уровня, все четыре триггера регистра запускаются одним тактовым перепадом (от низкого уровня к высокому). Тогда данные от параллельных входов A…D передаются на соответствующие выходы QA…QD.
Для режима сдвига напряжение на входе SH/LD’ надо зафиксировать на высоком уровне. Имеются следующие режимы сдвига: сдвиг и установка по первому каскаду (JK’=11); сдвиг и сброс по первому каскаду (JK’=00); сдвиг и переключение первого каскада (JK’=10); сдвиг и хранение в первом каскаде (JK’=01).
Из-за того, что все операции в регистре ИР12 строго синхронны и запускается он фронтом импульса, логические уровни на входах J, K’, A…D, SH/LD’ можно произвольно менять до прихода фронта запуска. Низким уровнем на входе CLR’ всем выходным сигналам присваивается низкий уровень.
Напряжение низкого уровня на входе CLR’ означает также запрет на действие тактового импульса CLK, для правильного сбора данных надо выбрать момент, когда на входе CLK присутствует напряжение низкого уровня.
Арифметические сумматоры и АЛУ. Арифметические сумматоры являются составной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используются также для формирования физического адреса ячеек памяти в МП с сегментной организацией памяти. В программе EWB арифметические сумматоры представлены двумя базовыми устройствами: полусумматором и полным сумматором (рис. 63).
Рис. 63. Полусумматор и полный сумматор
Они имеют следующие назначения выводов: A, B – входы слагаемых, 
– результат суммирования, Co – выход переноса, Ci – вход переноса. Многоразрядный сумматор создается на базе одного сумматора и n полных сумматоров. В качестве примера на рис. 5. приведена структура трехразрядного сумматора. На входы A1, A2, A3 и B1, B2, B3 подаются первое и второе слагаемое соответственно, а с выходов S1, S2, S3 снимается результат суммирования.
Рис. 64. Трехразрядный сумматор.
В каталоге CIRCUITS программы EWB 5.12 имеется схема включения четырехразрядного АЛУ (файл alu181.ewb) на базе серийной микросхемы 74181 (отечественный аналог К155ИП3). В несколько переработанном виде она показана на рис. 65. ИМС 74181 обеспечивает 32 режима работы АЛЛУ в зависимости от состояния управляющих сигналов на входах M, S0, S1, S2, S3, а также допускает наращивание разрядности (вход CN и выход CN+4 для переносов).
Рис. 65. Схема включения ИМС 74181 в режиме сумматора без переноса.
Значения четырехразрядных операндов A и B на входе задаются с помощью генератора слова и в шестнадцатеричном коде отображаются одноименными алфавитно-цифровыми индикаторами. На выходах F0…F3 результат суммирования отображается индикатором F.
Изменяя состояния сигналов на управляющих входах, можно промоделировать большинство функций АЛУ, используемых в МП. Приведем перечень этих функций.
Логические функции (на входе M сигнал 1); выполняются поразрядно, переносы не учитываются.
Код 0000 на входах S3, S2, S1, S0; при этом выполняется логическая функция A’ – данные со входов A передаются на выходы F с инверсией;
0001 – (A+B)’ – поразрядная операция ИЛИ с инверсией над операндами A и B;
0010 – A’B – операция И инвертированного операнда A и операнда B;
0011 – 0 – нет операции;
0100 – (AB)’ – операция И с инверсией;
0101 – B’ – инверсия операнда B;
0110 – AÅB – операция Исключающее ИЛИ;
0111 – AB’ – операция И над операндами А и инверсией B;
1000 – A’+B – операция ИЛИ над инверсией А и операндом B;
1001 – (A+B)’ - операция ИЛИ с инверсией;
1010 – B – передача на выход операнда B;
1011 – AB - операция И;
1100 – 1;
1101 – A+B’ - операция ИЛИ над инверсией B и операндом А;
1110 – A+B - операция ИЛИ;
1111 – A - передача на выход операнда А;
Арифметические операции (M=0) без переноса (CN=1) и с переносом (CN=0, данные приводятся в круглых скобках):
0000 – A – передача на выход операнда A (A+1 – суммирование операнда A с 1 переноса);
0001 – A+B – операция суммирования без учета переноса ((A+B)+1 – суммирование с учетом переноса);
0010 – A+B’ – операция суммирования операнда A с инверсией операнда B без учета переноса ((A+B’)+1 – то же, но с учетом переноса);
0011 – -1 (0);
0100 – A+AB’ (A+AB’+1);
0101 – (A+B)+AB’ ((A+B)+AB’+1);
0110 – A-B-1 (A-B);
0111 – AB’-1 (AB’);
1000 – A+AB (A+AB+1);
1001 – A+B (A+B+1);
1010 – (A+B’)+AB ((A+B’)+AB+1);
1011 – AB-1 (AB);
1100 – A+A (A+A+1);
1101 – (A+B)+A ((A+B)+A+1);
1110 – (A+B’)+A ((A+B’)+A+1);
1111 – A-1 (A).
Задания для лабораторной работы:
1. Провести моделирование и описать порядок работы схемы счетчика с коэффициентом счета 6 на JK-триггерах. Устранить ошибку в схеме.
2. С помощью логического преобразователя исследовать внутреннюю структуру библиотечного полусумматора, представить ее логическими элементами.
3. Реализовать при помощи АЛУ операцию суммирования с переносом A+B+1 (см. рис. 66). Проверить правильность функционирования.
4. Провести моделирование регистра 74195 в режиме приема данных.
5. Провести моделирование и описать порядок работы схемы счетчика. Выявить и устранить недостатки.
6. При помощи генератора слова и алфавитно-цифрового индикатора проверить правильность функционирования трехразрядного сумматора на рис. 64.
7. Реализовать при помощи АЛУ операцию вычитания A-B (см. рис. 65). Проверить правильность функционирования.
8. Разработать и провести моделирование схемы счетчика с коэффициентом счета 3 на JK-триггерах (см. схему из варианта №1). Описать порядок работы схемы.
9. Разработать и провести моделирование схемы счетчика с коэффициентом счета 35 (см. схему из варианта №5). Описать порядок работы схемы.
10. Провести моделирование регистра 74195 в режиме сдвига (см. схему из варианта №4). Исследовать режим сдвига и установки по первому каскаду.
11. Реализовать при помощи АЛУ операцию A+B’ (см. рис. 65). Проверить правильность функционирования.
12. Провести моделирование двоичного счетчика 74163. В качестве задающего генератора используйте функциональный генератор, к выходам счетчика подсоедините алфавитно-цифровой индикатор.
13. С помощью логического преобразователя исследовать внутреннюю структуру библиотечного полного сумматора, представить ее логическими элементами.
14. Провести моделирование регистра 74195 в режиме сдвига (см. схему из варианта №4). Исследовать режим сдвига и сброса по первому каскаду.
15. Реализовать при помощи АЛУ операцию AB (см. рис. 65). Проверить правильность функционирования.