Блочная организация основной памяти

 

Емкость основной памяти современных ВМ слишком велика, чтобы ее можно было реализовать на базе единственной интегральной микросхемы (ИМС). Необходи­мость объединения нескольких ИМС ЗУ возникает также, когда разрядность ячеек в микросхеме ЗУ меньше разрядности слов ВМ.

Увеличение разрядности ЗУ реализуется за счет объединения адресных вхо­дов объединяемых ИМС ЗУ. Информационные входы и выходы микросхем явля­ются входами и выходами модуля ЗУ увеличенной разрядности (рис. 67). Полу­ченную совокупность микросхем называют модулем памяти. Модулем можно считать и единственную микросхему, если она уже имеет нужную разрядность. Один или несколько модулей образуют банк памяти.

Рис. 67. Увеличение разрядности памяти

 

При использовании блочной памяти, состоящей из В банков, адрес ячейки А преобразуется в пару (b, w), где b — номер банка, w — адрес ячейки внутри банка. Известны три схемы распределения разрядов адреса А между b и w.

· блочная (номер банка b определяет старшие разряды адреса);

· циклическая (b = A mod В; w = A div В);

· блочно-циклическая (комбинация двух предыдущих схем).