Статическая и динамическая оперативная память

 

В статических ОЗУ запоминающий элемент может хранить записанную инфор­мацию неограниченно долго (при наличии питающего напряжения). Запоминаю­щий элемент динамического ОЗУ способен хранить информацию только в течение достаточно короткого промежутка времени, после которого информацию нужно восстанавливать заново, иначе она будет потеряна. Динамические ЗУ, как и стати­ческие, энергозависимы.

Роль запоминающего элемента в статическом ОЗУ исполняет триггер. Такой триггер представляет собой схему с двумя устойчивыми состояниями, обычно со­стоящую из четырех или шести транзисторов (рис. 69). Схема с четырьмя транзи­сторами обеспечивает большую емкость микросхемы, а следовательно, меньшую стоимость, однако у такой схемы большой ток утечки, когда информация просто хранится. Также триггер на четырех транзисторах более чувствителен к воздей­ствию внешних источников излучения, которые могут стать причиной потери ин­формации. Наличие двух дополнительных транзисторов позволяет в какой-то мере компенсировать упомянутые недостатки схемы на четырех транзисторах, но, глав­ное — увеличить быстродействие памяти.

 

 

Рис. 69. Запоминающий элемент статического ОЗУ.

 

Запоминающий элемент динамической памяти значительно проще. Он состо­ит из одного конденсатора и запирающего транзистора (рис.70).

 

 

Рис. 70. Запоминающий элемент динамического ОЗУ.

 

Наличие или отсутствие заряда в конденсаторе интерпретируется как 1 или 0 соответственно. Простота схемы позволяет достичь высокой плотности размеще­ния ЗЭ и, в итоге, снизить стоимость. Главный недостаток подобной технологии связан с тем, что-накапливаемый на конденсаторе заряд со временем теряется. Даже при хорошем диэлектрике с электрическим сопротивлением в несколько тераом (10¹² Ом), используемом при изготовлении элементарных конденсаторов ЗЭ, за­ряд теряется достаточно быстро. Размеры у такого конденсатора микроскопичес­кие, а емкость имеет порядок 10Г¹⁵Ф. При такой емкости на одном конденсаторе накапливается всего около 40 000 электронов. Среднее время утечки заряда ЗЭ динамической памяти составляет сотни или даже десятки миллисекунд, поэтому заряд необходимо успеть восстановить в течение данного отрезка времени, иначе хранящаяся информация будет утеряна. Периодическое восстановление заряда ЗЭ называемся регенерацией и осуществляется каждые 2-8 мс.

В различных типах ИМС динамической памяти нашли применение три основ­ных метода регенерации:

· одним сигналом RAS (ROR – RAS Only Refresh);

· сигналом CAS, предваряющим сигнал RAS (CBR – CAS Before RAS);

· автоматическая регенерация (SR – Self Refresh).

Регенерация одним RAS использовалась еще в первых микросхемах DRAM. На шину адреса выдается адрес регенерируемой строки, сопровождаемый сигна­лом RAS. При этом выбирается строка ячеек и хранящиеся там данные поступают на внутренние цепи микросхемы, после чего записываются обратно. Так как сиг­нал CAS не появляется, цикл чтения/записи не начинается. В следующий раз на шину адреса подается адрес следующей строки и т. д., пока не восстановятся все ячейки, после чего цикл повторяется. К недостаткам метода можно отнести заня­тость шины адреса в момент регенерации, когда доступ к другим устройствам ВМ блокирован.

Особенность метода CBR в том, что если в обычном цикле чтения/записи сигнал RAS всегда предшествует сигналу CAS, то при появлении сигнала CAS пер­вым начинается специальный цикл регенерации. В этом случае адрес строки не передается, а микросхема использует свой внутренний счетчик, содержимое кото­рого увеличивается на единицу при каждом очередном CBR-цикле. Режим позво­ляет регенерировать память, не занимая шину адреса, то есть более эффективен.

Автоматическая регенерация памяти связана с энергосбережением, когда сис­тема переходит в режим «сна» и тактовый генератор перестает работать. При от­сутствии внешних сигналов RAS и CAS обновление содержимого памяти методами ROR или CBR невозможно, и микросхема производит регенерацию самостоятель­но, запуская собственный генератор, который тактирует внутренние цепи регене­рации.

Область применения статической и динамической памяти определяется ско­ростью и стоимостью. Главным преимуществом SRAM является более высокое быстродействие (примерно на порядок выше, чем у DRAM). Быстрая синхронная SRAM может работать со временем доступа к информации, равным времени одного тактового импульса процессора. Однако из-за малой емкости микросхем и высокой стоимости применение статической памяти, как правило, ограничено относительно небольшой по емкости кэш-памятью первого (L1), второго (L2) или третьего (L3) уровней. В то же время самые быстрые микросхемы динамической памяти на чтение первого байта пакета все еще требуют от пяти до десяти тактов процессора, что замедляет работу всей ВМ. Тем не менее благодаря высокой плотности упаковки ЗЭ и низкой стоимости именно DRAM используется при построении основной памяти ВМ.