В вычислительных машинах часто используются числа в обратном и дополнительном кодах. Так, например, код 0101 является обратным кодом двоичного числа 1010, а 1010 — обратный код числа 0101 и т. д., т. е. процесс преобразования прямого кода в обратный состоит в замене 1 на 0 и 0 на 1 [Указанные здесь операции преобразования кодов относятся только к отрицательным числам, так как у положительных чисел прямой, обратный и дополнительный коды совпадают. Для получения дополнительного кода числа; следует к его обратному коду добавить единицу младшего разряда числа, — Прим. ред.].
На рис. 8.10 изображена схема .считывания двоичного числа, записанного в триггерах регистра (число триггеров равно числу разрядов двоичного числа), в прямом или обратном коде. Схема состоит из комбинации двухвходовых схем И и ИЛИ. Работой схем И управляют два управляющих импульса, подаваемых на две раздельные шины. На верхнюю шину подается импульс, действующий при считывании числа в обратном коде, а на нижнюю шину поступает импульс, действующий при считывании числа в прямом коде. Каждый триггер связан с парой схем И, причем основной выход триггера Q подается на вход той схемы И, которая связана с нижней шиной, а инверсный выход Q соединен со схемой И, связанной с .верхней шиной.
Пусть производится считывание двоичного числа в обратном коде и какой-нибудь из триггеров находится в нулевом состоянии (Q = 0), тогда Q=l и при подаче управляющего импульса на верхнюю шину срабатывает схема И, связанная с выходом Q=l, а на выходе схемы ИЛИ возникает сигнал 1. Если же в триггере записано число Q = l, то, поскольку при этом Q = 0, связанная с этим выходом схема И не срабатывает и на выходе схемы ИЛИ фиксируется сигнал ,0.
При считывании числа в прямом коде управляющий импульс подается на нижнюю шину и поэтому сигнал 1 получается на выходах только тех схем И, которые связаны с выходами Q=l; эти значения фиксируются и на выходах соответствующих схем ИЛИ. На выходах же схем И, которые связаны с выходами Q = 0, образуется сигнал 0, который .повторяется и на соответствующих выходах схем ИЛИ.