Тактовый генератор

Тактовый генератор. Для получения стабильной определенной частоты на системнойплате могут находиться 1 или 2 кварцевых асоцилятора. Повышать частоту тактовыхимпульсов можно лишь до определенного предела, фиксированного для каждой моделимикропроцессора.

Для многих микропроцессоров существует и нижний уровеньограничения на тактовую частоту.

Дело в том, что отдельные узлы микропроцессора могут бытьпостроены по принципу динамической памяти, и требовать постоянной регенерации. Выходной сигнал основного кварцевого генератора предварительно делится на 2 иобозначается как CLK2IN. Тактовый сигнал для шины ISA обычно равен 8МГц. Он обычно обозначается как ATCLK или BBVSCLK. Припереключении кнопки Turbo тот или иной тактовый сигнал подключается ксоответствующему входу микропроцессора.

Системная шина может тактироваться либосигналом CLK2IN, либо CLK2IN 2, либо ATCLK. Для каналов DMAна системной плате используется еще один сигнал SCLK зависящий от CLK2INи от ATCLK. Для часов реального времени на системной плате используетсяотдельный кварц 32768 Кбит. КонтроллерпрерыванийВ первых IBM PC использовалась микросхема Intel 8259 I8259 имеющая 8 входов для сигналов прерываний. Контроллерпрограммируется на установление приоритетов прерываний, наивысшим приоритетомобладает линии IRQ0, наименьшим IRQ7. Значит в IBM PC ATколичество линий прерываний увеличено до 15 путем каскадного включения двухмикросхем I8259 при котором выход второго контроллера подключался квходу IRQ2 первого.

Таким образом, линии IRQ8-IRQ15 имеютприоритет ниже, чем IRQ1, но выше чем IRQ3. Контроллер прямогодоступа к памятиВ IBM PC XT для организации прямого доступа к памятииспользовалась одна 4 контактная микросхема I8237. Канал 0 которойпредназначен для регенерации динамической памяти.

Каналы 2 и 3 предназначеныдля управления высокоскоростной передачей данных между дисководов системныхдисков винчестеров и операционной памятью. Только канал 1 DMA былдоступен для дополнительного оборудования. IBM PC AT имеет уже 7 каналовпрямого доступа к памяти. В первых компьютерах это достигалось каскаднымвключением двух микросхем I8237. Так как прямой обмен данными междуоперационной памятью и периферийными устройствами имеет существенное ограничение, в том числе и по скорости то PC AT задействован только канал 2 дляобмена с приводом гибкого диска.

Для первых 4 каналов с 0 по 3 передача данныхосуществляется побайтно. Для каналов 5-7 16 разрядными словами. Другиевспомогательные микросхемыТаймеры, реализованные ранее на микросхеме I8254 ичасы реального времени MC146818A. В зависимости от типа процессора насистемной плате могут располагаться контроллеры шины и памяти, системный ипериферийный контроллеры, кэш контроллер, а также буфера для данных и адресов.

Набор микросхем илиchipsetСовременный PC уже не использует отдельные чипыконтроллеров 8259 и 8237. Их функции реализованы в СБИС системных ипериферийных контроллеров. На системных платах вместо большого количествамикросхем средней степени интеграции MSI заменено на несколько от 1 до 4СБИС VLSI . Такие VLSI называют набором микросхем или chipset. Они занимают меньше места, потребляют меньший ток, имеют более высокуюнадежность. Например, набор Triton 8243 0FX фирмы Intel поддерживаетспециализацию локальной шины PCI, синхронную конвейерную и асинхроннуюкэш память, а также EDO и FPMDRAM. Он имеет также встроенныйконтроллер Enhanced IDE устройств.

В большинство наборов разных фирм темили иным образом входит периферийный контроллер, например микросхема 82С206или ей подобная, функционально содержащая 2 контроллера прерываний типа 8259, 2контроллера прямого доступа к памяти типа 8237, таймер типа 8254, часыреального времени и более 100 байт CMOS RAM для хранения системнойконфигурации.

Системные локальныешиныПередачей информации по шине управляет одно из подключенныхк ней устройств или специально выделенный для этого узел называемый арбитромшины. Системная шина IBM PC и PC XT была предназначена дляодновременной передачи только 8 бит информации, она имела 20 адресных линий адресное пространство 1Мбайт, для работы с внешними устройствами в этой шинеимелись 4 линии адресных прерываний и 4 линии запросов прямого доступа кпамяти.

Для подключений плат расширения использовались 62 контактные разъемы. Системной шиной микропроцессор синхронизировался от одного тактового генераторас частотой 4,77МГц. Теоретическая скорость передачи могла достигать 4,5Мбайт всекунду. Шина ISAШина ISA разрабатывалась для возможностеймикропроцессора Intel 286. Она имела 36 контактный разъем для платы расширения,16 линий данных и 24 адресных линии. Поэтому имелась возможность обращаться напрямую к 16 Мбайтам памяти. Линий аппаратных прерываний 15, каналов DMA 7.Она полностью включала в себя возможности 8 разрядной шины. Системные платы сшиной ISA допускали возможность синхронизации работы самой шины имикропроцессора разными тактовыми частотами, что позволяло устройствам наплатах расширения работать медленнее, чем микропроцессор.

Это стало актуальным, когда тактовая частота микропроцессора превысила 10-12 МГц. Шина стала работатьасинхронно с процессором на частоте 8 МГц. Теоретическая максимальная скоростьпередачи 16 Мбайт в секунду.

Шина ESAЭта шина разрабатывалась для микропроцессора 386 и должнабыла обеспечить 32 разрядную передачу данных в том числе и в режиме прямогодоступа к памяти, наибольший возможный объем адресуемой памяти, улучшениесистемы прерываний и арбитраж прямого доступа к памяти, автоматическуюконфигурацию системы и плат расширения. В ESA разъем на системной платеможет вставляться кроме специальных ESA плат 8 либо 16 разрядные платырасширения. Это обеспечивается, что ESA разъемы имеют 2 ряда контактов, один из которых верхний исполняет сигналы шины ISA, нижний ESA.Контакты в соединителях ESA расположены, так что рядом с каждымсигнальным находится контакт земля.

Благодаря этому к минимальному сведенывероятности генерации помех и восприимчивость к помехам. Шина ESAпозволяет адресовать 4Гбайтное адресное пространство. Доступ, к которому можетиметь не только центральный процессор, но и платы управляющих устройств типаBus master, т.е. устройства способные управлять передачей данных по шине, атакже устройства имеющие возможность организовать режим прямого доступа к памяти. Стандарт ESA поддерживает многопроцессорную архитектуру дляинтеллектуальных плат с собственными микропроцессорами.

Поэтому данные, например, от контроллера жестких дисков, графических контроллеров, контроллеровсети могут обрабатываться независимо без загрузки главного процессора. Теоретическая максимальная скорость передачи в пакетном режиме может достичь 33Мбайт в секунду, в стандартном не превосходит значения шины ESA. На ESAпредусматривается централизованный метод управления через системный арбитр. Таким образом, поддерживается использование ведущих устройств на шине. Однаковозможно также представление шины запрашивающим устройствам по циклическомупринципу.

В ESA имеется 7 каналов прямого доступа к памяти. Контроллерпрямого доступа к памяти имеет возможность поддерживать 8, 16 и 32 разрядныережимы передачи данных. В общем случае возможно выполнение 1 из 4 циклов обменамежду устройством прямого доступа к памяти и памятью системы.

Это ISAсовместимые циклы, использующие для передачи данных 8 контактов шины, циклытипа A исполняемые за 6 тактов шины, циклы типа B исполняемые за 4 такта шины ициклы типа C исполняемые за 1 такт шины. Типы A,B и C поддерживаются 8, 16 и 32разрядными устройствами, причем возможно автоматическое изменение ширины данныхпри передаче в несоответствующие размеры памяти. Приоритет прямого доступа кпамяти может быть либо переменным, либо фиксированным.

Линии прерывания шины ISA,по которым запросы передаются в виде фронтов сигналов, сильно подверженыимпульсным помехам. Поэтому в системе ESA кроме таких, предусматриваетсятакже сигнал прерываний активный по уровню. Для компьютеров с шиной ESAпредусмотрена автоматически конфигурированная система, поэтому обычно с платамирасширения изготовители поставляют специальные файлы конфигурации. Информация, из которых исполняется на этапе подготовки системы к работе. В архитектуре ESAпредусматривается выделение определенных групп адресов ввода вывода дляконкретных слотов шины, каждому разъему отводят 4 Кбайта адресного диапазона.

Локальные шиныРазработчики компьютеров на микросхемах 386, 486 началииспользовать раздельные шины для памяти и устройств ввода вывода, что позволилоработать с памятью с наивысшей для нее скоростью, тем не менее, при такомподходе вся система не обеспечивает достаточной производительности, т.к.устройства подключенные через разъемы расширения не могут достичь скоростиобмена сравнимой с частотой микропроцессора.

В основном это касается работы сконтроллерами накопителей и аидеоодаптеров. Для решения данной проблемы сталииспользоваться локальные шины, связывающие процессор с контроллерами периферии. В настоящее время используются