Ограничитель на транзисторах в схеме с ОБ. Устройство (рис. 13.1) ограничивает входной сигнал по двум уровням (±1 В). Эти уровни задаются напряжениями в базах транзисторов. Положительный: уровень устанавливается на базе транзистора VT1, а отрицательный — на базе VT2. Когда входной сигнал превышает +1 В, открывается транзистор VT1 и через эмиттерную цепь ограничивается входной сигнал. Внутреннее сопротивление этого ограничителя составляет 10 Ом.