Техническое описание функциональной электрической схемы - операционная часть

Техническое описание функциональной электрической схемы - операционная часть. При поступлении данных на ШД RGbuf записывает и накапливает 32 разряда и выдает на ШД0, Эта команда поступает на RGK, КОП отсылается у УУ и на основании этого начинается работа с определенным блоком.

DMX0 пропускает данные на ШД0 или на ШД1. MUX1 и DC предназначены для выбора одного из РОН. MUX11 и MUX12 нужны для выдачи на одну из шин данных содержимого одного из РОН. При работе со стеком включается в работу CTST, который после инициализации увеличивается на единицу и показывает свободную ячейку памяти.

Адрес из него поступает на ША, так как он 4-х разрядный, то старшие разряды всегда нули. MUX3 пропускает на СТК начальный адрес равный 1610 или адрес взятый из поля RGK528. СТК выдает данные на ША и при необходимости на ШД0 через DMX1. В RG1IALU и RG2IALU данные поступают с двух шин одновременно, с ШД0 и ШД1, выдаются через соответствующие мультиплексоры на SMIALU. MUX4 пропускает данные на SMIALU с RG1IALU, с CTadr и из поля RGK1431. MUX5 пропускает данные с RG2IALU и из поля RGK1431. MUX6 принимает данные от сумматора IALU, из поля RGK1431 и адреса от RGK. DMX2 выдает данные от CTadr и выдает на ША или обратно на SMIALU, для продолжения операции вычисления исполнительного адреса.

RG1ALU и RG2ALU принимают операнды с двух шин одновременно, с ШД0 и ШД1. MUX7 и MUX8 передают операнды на SMALU, причем MUX7 пропускает прямое или инверсное значение RG2ALU, а MUX8 пропускает операнд из RG1ALU или с RGres при умножении. MUX9 предназначен для управления переносами, идущими в SMALU. При отсутствии переноса, пропускается нуль, единица пропускается при коррекции умножения и при округлении пропускается значение, установленное в триггере Т. MUX10 необходим для пропуска на RGres данных из сумматора при выполнении арифметических операций или данных из логик при выполнении логических операций И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ. RGres и RG1ALU являются сдвиговыми регистрами, необходимо при выполнении умножения, причем для сохранения знака в RG1ALU при сдвиге вправо нулевой разряд переписывается обратно на свое место, а при сдвиге RGres для сохранения знака, нулевой разряд переписывается из RG2ALU. DMX3 выдает данные из АЛУ на ШД0 или обратно в АЛУ, для выполнения дальнейших операций.

Логические элементы, стоящие на выходе RGres и на выходе SMALU отвечают за формирование флагов, характеризующих результат арифметических и логических операций.

Логические элементы, стоящие на выходе RGK отвечают за формирование флагов, характеризующих 0-й РОН при вычислении исполнительного адреса. 3.3