Модуль аналого-цифрового перетворювача (АЦП)

Модуль АЦП (рис. 2.24) містить чотири вхідних аналогових канали AIN3, AIN1, AIN2 і AIN3, що мультиплексуються на одну схему вибірки/зберігання і далі на АЦП. Опорна напруга надходить ззовні через ніжку RA3/AIN3/Vref або формується всередині кристала з Vdd в джерелі опорної напруги (ДОН).

Перетворювач використовує принцип послідовного наближення. Восьмибітовий результат перетворення розміщується в регістрі ADRES (09h). Перетворення ініціюється установленням управляючого біта (GO/DONE) в регістрі ADCON0. До початку перетворення повинен бути вибраний потрібний канал і забезпечений достатній час для завершення вибірки. Час перетворення є функція періоду генератора. Мінімально можливий час перетворення 20 мкс. Наприкінці перетворення біт GO/DONE очищується і активується переривання установленням в “1” біта ADIF в регістрі ADCON0. Помилка перетворення не перевищує ± 1 LSB для Vdd = 5В і Vref = Vdd. Допуск і точність зменшуються, коли Vref менше Vdd.

Алгоритм роботи АЦП в нормальному режимі наступний:

1. Вибірка каналу (запис “1”/”0” в біти CHS0 і CHS1 регістра АDCON0).

2. Ініціалізація АЦП (запис “1” в біт GO/DONE регістра АDCON0).

3. Затримка на час вибірки (формування сигналу вибірка/зберігання).

4. Запуск АЦП (формування сигналу “Запуск АЦП”).

5. Перетворення (приблизно 20 мкс).

6. Кінець перетворення:

· формування сигналу переривання (установлення в “1” біта ADIF в регістрі ADCON0 і скидання біта GO/DONE в регістрі ADCON0);

· функціонування АЦП в режимі SLEEP.

 

 

 

 

	ƒOSC1/32SC1/32ƒOSC1/32

CT – Дільник частоти ШД – Шина даних

G – Внутрішній RC-генератор ADCS0, ADCS1 – Вибір частоти перетворення

MUX – Мультиплексор F – Формувач

ДОН – Джерело опорної напруги PCFG0, PCFG1 – Вибір опорної напруги

АЦП – Аналого-цифровий перетворювач V_ref – Опорна напруга

ADCON0 – Регістр управління і статусу GO/DONE – Ініціалізація АЦП

АЦП CHS0, CHS1 – Вибір каналу

ADCON1 – Регістр управління і конфігурації ƒ_П – Частота перетворення

АЦП ADIF – Кінець перетворення

 

Рис. 2.24. Структурна схема модуля ЦАП

 

 

Пункти 1 і 2 даного алгоритму реалізуються програмно, а пункти 3 – 6 апаратно в модулі АЦП.

Тактування ЦАПздійснюється від свого власного тактового RC-генератора або від генератора OSC1, як показано в табл. 2.10.

 

Таблиця 2.10

Тактування АЦП

 

Керуючі біти	Період сигналів частоти перетворення (fп)
ADCS1, ADCS0
	2 Tosc1
	8 Tosc1
	32 Tosc1
	TRC (2…6 мкс, 4 мкс номінал)

 

Час перетворення кожного біта займає однаковий інтервал. Загальний час перетворення – 10 інтервалів. Самий інтервал повинен бути не менше 2 мкс. На низьких частотах може бути вибраний RC-генератор. Однак його частота f RC = 1/TRC істотно залежить від напруги живлення, температури та інших параметрів (період від 2 до 6 мкс, номінал – 4 мкс).

Управляючий регістр і регістр статусу АЦП (ADCОN0) (Адреса 08h. Значення при включенні живлення = 00h) має наступний зміст:

 

ADCS1	ADCS0		CHS1	CHS0	GO/DONE	ADIF	ADON

 

ADON	– Включення АЦП:

ADON = 0: АЦП не працює і не споживає струму;

ADON = 1: АЦП працює і зайняв лінії IO.

 

ADIF	– Прапорець переривання по закінченню аналого-цифрового перетворення.

Прапорець встановлюється, коли перетворення закінчене.

Прапорець скидається програмно.

 

GO/DONE	– Цей біт повинен бути встановлений, щоб почалося перетворення.

Він автоматично скидається апаратним способом, коли перетворення закінчується.

 

CHS1,

CHS0

– Вибір аналогового каналу:

CH1, CH0 = 00: канал 0 (AIN0),

01: канал 1 (AIN1),

10: канал 2 (AIN2),

11: канал 3 (AIN3).

 

ADCS1,

ADCS0

– Вибір частоти перетворення:

ADCS0, ADCS0 = 00: fosc1/2,

01: fosc1/8,

10: fosc1/32,

11: fRC (частота від власного RC-генератора).

 

Підключення аналогових входів здійснюється наступним чином. Користувач повинен встановити регістр ADCON1 так, щоб лінії аналогових сигналів були сконфігуровані як аналогові входи. Так як лінії аналогових сигналів запаралелені з цифровими входами, що мають діоди захисту, підключені до Vdd і до Vss в зворотному напрямку, то вхідний аналоговий сигнал повинен буде обмежуватися цими значеннями, інколи із збільшенням струму в ніжку. Щоб уникнути пошкоджень вхідних ланцюгів, рекомендується мати послідовний обмежуючий резистор не менше 500 Ом.

Для джерел сигналу, вихідний опір не повинен бути більше 10 кОм. Тоді максимальна похибка, викликана струмом витоку, складає ± 5 мВ або ± 0.25 LSB при Vdd = Vref = 5В (10 кОм, 5 мкА). Інша причина обмеження максимального вихідного опору джерела сигналу – це вимога до запам’ятовування вхідного сигналу на спеціальному конденсаторі в схемі вибірки–зберігання. Для зниження шуму інколи додають зовнішній RC-фільтр. І в цьому випадку значення R повинно бути таким, щоб сумарна величина опору не перевищувала 10 кОм. Будь-який зовнішній компонент, що підключається до аналогового входу (будь-то конденсатор чи стабілітрон), повинен мати дуже невеликий струм витоку.

Управляючий регістр АЦП (ADCON1) (Адреса 88h. Значення при включенні живлення = 00h) має наступний зміст:

 

–	–	–	–	–	–	PCFG1	PCFG0

 

PCFG1	PCFG1	– Біти, що визначають конфігурацію ніжок RA0 – RA3 (див. табл. 2.11).

 

Функціонування АЦП в режимі SLEEP здійснюється наступним чином.

При вході в режим Sleep слідує скинути біт ADON в регістрі ADCON0, щоб зменшити споживання струму.

Таблиця 2.11

 

Конфігурація виводів RA0-RA3

PCFG1, PCFG0	RA0, RA1	RA2	RA3	Vref
	Аналогові входи	Аналоговий вхід	Аналоговий вхід	Vdd
	Аналогові входи	Аналоговий вхід	Вхід опорної напруги	RA3
	Аналогові входи	Цифровий вхід	Цифровий вхід	Vdd
	Аналогові входи	Цифровий вхід	Цифровий вхід	—

Якщо ЦАП знаходився в процесі перетворення (з використанням RC-генератора), то перетворення буде завершене прямо в режимі Sleep. Прапорець переривання ADIF буде встановлений і кристал буде виведений з режиму SLEEP, якщо прапорець дозволу переривання ADIE раніше був встановлений. При такому режимі перетворення будуть відсутні імпульсні перешкоди і забезпечується максимально можлива точність перетворення, що корисно на високих тактових частотах.

Якщо режим SLEEP ініціалізується під час перетворення, що використовує внутрішній генератор, як джерело тактування – перетворення буде перерване. В цьому випадку користувач повинен перезапустити АЦП після виходу з режиму Sleep, почавши з повторної вибірки даних.