Системные интерфейсы и шины расширения - раздел Образование, Системы ввода - вывода и интерфейсы В Начало
Основой Высокой Производительности Вычислительно...
в начало
Основой высокой производительности вычислительной машины любого типа является центральный процессор (ЦПр), состоящий из микропроцессора (МП) и оперативной памяти, связанных шиной передачи информации. Из этих трех составляющих определяющим является МП, т.к. он преобразует информацию и управляет передачей данных. Процессор – активное устройство, а ОЗУ и шина – пассивные. Если обозначить скорость работы МП – UМП, ОЗУ – UОЗУ, а шины – UШ, то наилучшим (оптимальным) соотношением скоростей будет UМП =UОЗУ=UШ. Пропускная способность шины зависит от ее разрядности, частоты работы и числа синхроимпульсов на передачу одного слова.
Поэтому внутренние шины делят на шины, обеспечивающие связь процессора с памятью и шины ввода-вывода. Шины процессор-память сравнительно короткие, обычно высокоскоростные и соответствуют организации системы памяти для обеспечения максимальной пропускной способности канала память-процессор. Такие шины стали называть системными шинами, а бывшие системные - шинами ввода-вывода. Шины ввода-вывода длиннее и могут поддерживать подсоединение многих типов устройств и обычно следуют одному из стандартов. Шины ввода-вывода стали называть шинами расширения, подразумевая то, что эта шина как бы расширяет системную шину с точки зрения количества подключаемых устройств. ПУ подсоединяют к шине ввода-вывода посредством интерфейсов ПУ, которые, как правило, стандартизированы.
Шинам процессор-память заранее известны все типы и параметры устройств, которые должны соединяться между собой, шина ввода-вывода имеет дело с устройствами, различающимися по задержке и пропускной способности.
Рассмотрим, как изменялась пропускная способность системной шины (МП-память) в зависимости от скоростей работы МП и памяти.
В таблице 1 приведены некоторые характеристики микропроцессоров фирмы Intel, расположенных по годам, начиная с 1978г., года появления ПК.
В таблице 2 даны характеристики памяти (время доступа) и системной шины процессор-память (частота шины данных, максимальная и реальная пропускная способность). Под пропускной способностью понимают скорость передачи по шине, измеряемой количеством байт в секунду. Как видно из таблицы 1, тактовая частота МП с 1980г. возросла в 60 раз. За тоже время частота, на которой работает системная память со страничной организацией (FPM), возросла в 5 раз. Применение EDORAM и SDRAM увеличило производительность памяти всего в 10 раз. Таким образом, между производительностью МП и памяти образовался разрыв.
Из этой таблицы также видно, что частота работы системной шины, соединяющей МП и память, возросла в 8 раз и достигла 66 МГц. В перспективе планируется увеличить эту частоту до 100, 133, 200 МГц.
Но вместе с тем эти цифры показывают, что имеется постоянный разрыв между частотой работы МП и частотой системной шины, кратность соотношения этих частот, начиная с МП i486 составляет 1,5; 2; 2,5; 3.
Для повышения пропускной способности системной шины увеличивают ее ширину, т.е. число одновременно передаваемых байт. За весь период число разрядов шины данных увеличился с 8 до 64. Все эти меры довели пропускную способность системной шины до 528 Мбайт/сек, в перспективе оно возрастет до 800, 1600 и более Мбайт/сек. Это увеличение связано также с появлением новых технологий памяти основанных на синхронных DRAM: SDRAM II (DDR), SLDRAM и принципиально новой архитектуре памяти RAMBUS (RDRAM, Concurrent, RAMBUS, Direct RAMBUS).
Чтобы МП не простаивал, используют дополнительную высокоскоростную КЭШ-память на основе SRAM, располагаемую как на кристалле МП (КЭШ-память 1-го уровня), так и вне кристалла (КЭШ-память 2-го уровня). В последних МП типа Pentium II КЭШ-память 2-го уровня располагается в одном корпусе с МП, что позволяет увеличивать частоту работы шины связи этой памяти с ядром МП.
Производительность и качество работы компьютера определяется не только высокой скоростью центрального процессора и емкостью ОЗУ, но и скоростью и качеством работы ПУ. Очень важными являются такие параметры, как емкость, время доступа, скорость передачи данных у внешних запоминающих устройств, возможность отображения на экране монитора трехмерной графики со сложными ее преобразованиями в реальном масштабе времени, показ "живого видео" и т.п. Поэтому в компьютере требуется организация оптимального взаимодействия ЦПр и ПУ, чем и занимаются шины ввода-вывода.
Рассмотрим их развитие и трансформацию, начиная с первых компьютеров IBM PC. Следует подчеркнуть, что развитие шин ввода-вывода шло таким образом, чтобы сохранить преемственность с ранее разработанными и выпускаемыми аппаратными и программными средствами.
Важным свойством интерфейсов ввода-вывода является поддержка режима автоконфигурации (Plug and Play). При конфигурации систем, каждому ПУ задается определенный уровень прерываний и диапазон адресов для регистров этого устройства. Этот процесс требует времени и определенной квалификации пользователя. Введение режима Plug and Play автоматизирует этот процесс, существенно облегчая конфигурирование с подключением нового ПУ.
В таблице 3 приведены характеристики шин ввода-вывода (шин расширения), используемых в персональных компьютерах типа IBM PC и др. типа, начиная с начала 80-х годов. В таблице приведена пиковая пропускная способность (теоретически возможная), реальная примерно в 2 раза ниже за счет прерываний, регенерации, протокольных процедур. Пропускная способность зависит от частоты работы шины, разрядности шины данных и количества тактов на передачу одного слова. Шина использует все свои возможности, если слово передается за один синхроимпульс шины.
Одной из первых шин персональных компьютеров была системная шина IBM PC/XT, обеспечивавшая передачу 8 бит данных. Кроме того, эта шина включала 20 адресных линий, которые ограничивали адресное пространство пределом в 1 Мбайт. Для работы с внешними устройствами в этой шине были предусмотрены также 4 линии аппаратных прерываний (IRQ) и 4 линии для требования внешними устройствами прямого доступа к памяти (DMA). При этом системная шина и микропроцессор синхронизировались от одного тактового генератора с частотой 4.77 МГц. Таким образом, теоретическая скорость передачи данных могла достигать немногим более 4 Мбайт/с.
Системная шина ISA (Industry Standard Architecture) впервые стала применяться в персональных компьютерах IBM PC/AT на базе процессора i286. В этой системной шине количество адресных линий было увеличено на 4, а данных - на 8, что позволило передавать параллельно 16 бит данных и обращаться к 16 Мбайт системной памяти. Количество линий аппаратных прерываний в этой шине было увеличено до 15, а каналов прямого доступа - до 7. Системная шина ISA полностью включала в себя возможности старой 8-разрядной шины. Шина ISA позволяет синхронизировать работу процессора и шины с разными тактовыми частотами. Она работает на частоте 8 МГц, что соответствует максимальной скорости передачи 16 Мбайт/с.
С появлением процессоров i386, i486 и Pentium шина ISA стала узким местом персональных компьютеров. Новая системная шина EISA (Extended Industry Standard Architecture), появившаяся в конце 1988 года, обеспечивает адресное пространство в 4 Гбайта, 32-битовую передачу данных (в том числе и в режиме DMA), улучшенную систему прерываний и арбитраж DMA, автоматическую конфигурацию системы и плат расширения. Устройства шины ISA могут работать на шине EISA.
Шина EISA тактируется частотой около 8 МГц и имеет максимальную теоретическую скорость передачи данных 33 Мбайт/с.
Шина MCA также обеспечивает 32-разрядную передачу данных, тактируется частотой 10 МГц, имеет средства автоматического конфигурирования и арбитража запросов. В отличие от EISA она не совместима с шиной ISA и используется только в компьютерах компании IBM.
Шина PCI (Peripheral Component Interconnect) также поддерживает 32-битовый канал передачи данных между процессором и периферийными устройствами, работает на тактовой частоте 33 МГц и имеет максимальную пропускную способность 132 Мбайт/с. Шина PCI является процессорно независимой (шина VL-bus подключается непосредственно к процессору i486 и только к нему). Ee легко подключить к различным центральным процессорам. В их числе Pentium, Alpha, R4400 и PowerPC.
Шина PCI вытеснила шину VLB и стала самой популярной. Она постоянно развивается, вышли версии 2.0; 2.1; 2.2, сейчас готовится версия PCI-Х. Скорость шины возросла до 528 Мбайт/сек при частоте 66 Мгц и использовании 64 разрядной шины. Шина поддерживает режим автоконфигурации, «горячую» замену адаптеров, управление энергопотреблением.
Шина PCI не устранила «узкое место» обмена памяти компьютера с видеокартой. Поэтому фирма Intel на базе стандарта PCI 2.1 разработала новую шину AGP (R1.0 затем 2.0). AGP – Accelerated Graphic Port – предназначена для подключения графических адаптеров. Эта шина 32-х разрядная с тактовой частотой 66 МГц, по составу сигналов напоминающая шину PCI. В обычном режиме шина AGP имеет пропускную способность в 256 Мбайт/сек. В версии 1.0 имеется режим AGP2Х, когда за один такт передается два 32-х разрядных слова по фронту и спаду сигнала синхронизации. Этот режим обеспечивает скорость 528 Мбайт/сек. В 1998г. появилась версия 2.0, где за один такт передается 4 слова. Это обеспечивает пропускную способность в 2 Гбайт/сек.
Но вместе с тем, шина AGP не заменяет полностью шину PCI, т.к. в ней не поддерживается ряд операций PCI, и она обладает своей рекордной пропускной способностью только в одну сторону от процессора к видеокарте, обратно данные пересылаются со скоростью обычной PCI.
Шина VME приобрела большую популярность как шина ввода/вывода в рабочих станциях и серверах на базе RISC-процессоров. Эта шина высоко стандартизована, имеется несколько версий этого стандарта. В частности, VME32 - 32-битовая шина с производительностью 30 Мбайт/с, а VME64 - 64-битовая шина с производительностью 160 Мбайт/с.
В однопроцессорных и многопроцессорных рабочих станциях и серверах на основе микропроцессоров SPARC одновременно используются несколько типов шин: SBus, MBus и XDBus, причем шина SBus применяется в качестве шины ввода/вывода, а MBus и XDBus - в качестве шин для объединения большого числа процессоров и памяти.
Шина SBus (известная также как стандарт IEEE-1496) имеет 32-битовую и 64-битовую реализацию, работает на частоте 20 и 25 МГц и имеет максимальную скорость передачи данных в 32-битовом режиме равную соответственно 80 или 100 Мбайт/с. Шина предусматривает режим групповой пересылки данных с максимальным размером пересылки до 128 байт. Она может работать в двух режимах передачи данных: режиме программируемого ввода/вывода и в режиме прямого доступа к виртуальной памяти (DVMA). Последний режим особенно эффективен при передаче больших блоков данных.
Шина MBus работает на тактовой частоте 50 МГц в синхронном режиме с мультиплексированием адреса и данных. Общее число сигналов шины равно 100, а разрядность шины данных составляет 64 бит. По шине передаются 36-битовые физические адреса. Шина обеспечивает протокол поддержания когерентного состояния кэш-памяти нескольких (до четырех) процессоров, имеет максимальную пропускную способность в 400 Мбайт/с, а типовая скорость передачи составляет 125 Мбайт/с. Отличительными свойствами шины MBus являются: возможность увеличения числа процессорных модулей, поддержка симметричной мультипроцессорной обработки, высокая пропускная способность при обмене с памятью и подсистемой ввода/вывода, открытые (непатентованные) спецификации интерфейсов.
Шина MBus была разработана для относительно небольших систем (ее длина ограничивается десятью дюймами, что позволяет объединить до четырех процессоров с кэш-памятью второго уровня и основной памятью). Для построения систем с большим числом процессоров нужна большая масштабируемость шины. Одна из подобного рода шин - XDBus, используется в серверах SPARCserver 1000 (до 8 процессоров) и SPAR Server 2000 (до 20 процессоров) компании Sun Microsystems и SuperServer 6400 компании Cray Research (до 64 процессоров). XDBus представляет собой шину, работающую в режиме расщепления транзакций. Это позволяет ей, имея пиковую производительность в 400 Мбайт/с, поддерживать типовую скорость передачи на уровне более 310 Мбайт/с.
В современных компьютерах часто применяются и фирменные (запатентованные) шины, обеспечивающие очень высокую пропускную способность для построения многопроцессорных серверов. Одной из подобных шин является системная шина POWERpath-2, которая применяется в суперсервере Chellenge компании Silicon Graphics. Она способна поддерживать эффективную работу до 36 процессоров MIPS R4400 (9 процессорных плат с четырьмя 150 МГц процессорами на каждой плате) с общей расслоенной памятью объемом до 16 Гбайт (коэффициент расслоения памяти равен восьми). POWERpath-2 имеет разрядность данных 256 бит, разрядность адреса 40 бит, и работает на частоте 50 МГц с пониженным напряжением питания. Она поддерживает методику расщепления транзакций, причем может иметь до восьми отложенных транзакций чтения одновременно. При этом арбитраж шины адреса и шины данных выполняется независимо. POWERpath-2 поддерживает протокол когерентного состояния кэш-памяти каждого процессора в системе.
В последующих разделах пособия достаточно подробно рассматриваются шины ISA и PCI, которые являются наиболее распространенными, в них отражаются все основные принципы построения интерфейсов ввода-вывода.
Все темы данного раздела:
Роль и место систем ввода-вывода и интерфейсов в компьютере
в начало
Компьютер выполняет три основные функции: преобразование, хранение и передачу информации.
В соответствии с этим компьютер условно делится на три час
Основные принципы организации передачи информации в вычислительных системах
в начало
В процессе работы компьютера передача информации по одному и тому же интерфейсу в один и тот же момент времени идет только между двумя устройствами (модулями) по принци
Компьютерные коммуникации и интерфейсы
в начало
Интерфейсы, используемые при построении вычислительных систем, весьма разнообразны и различаются между собой по определенным критериям и характеризуются рядом свойств и
Интерфейсы периферийных устройств
в начало
Шины ввода-вывода взаимодействуют с ПУ не непосредственно, а с помощью внешних интерфейсов (интерфейсов периферийных устройств).
В отличие от шин расширения, ш
Структура систем ввода-вывода
в начало
Структура систем ввода-вывода представляет из себя совокупность взаимосвязанных внутренних и внешних интерфейсов (шин), посредством которых все устройства (модули) объе
Основные функции и принципы построения интерфейсов
в начало
Интерфейсы, используемые в вычислительных системах, очень разнообразны (см. таблицы 3 и 4), но их функции и основы построения являются достаточно общими,
Алгоритмы протоколов передачи данных
в начало
Управление передачей информации при выполнении процессов ввода или вывода с помощью того или иного стандартного интерфейса (шины) осуществляется посредством специальных
Протокол параллельных интерфейсов
в начало
Рассмотрим протокол параллельных интерфейсов при трех и двух шинной архитектуре, при синхронной и асинхронной передаче данных, для операций записи
Протоколы последовательных интерфейсов
в начало
В случае последовательных компьютерных интерфейсов взаимосвязь устройств по этому интерфейсу осуществляется по принципу «точка-точка» или по схеме многоуровнево
Принципы взаимодействия шин расширения и интерфейсов периферийных устройств
в начало
При передаче информации между ПУ и ЦПр данные проходят по двум интерфейсам: внутреннему (шина расширения, например, PCI) и внешнему (интерфейс периферийных устройств, н
Виды устройств, работающие на шине ISA
в начало
При описании шины целесообразно представить компьютер как состоящий из материнской платы (motherboard) и внешних плат, которые взаимодействуют между собой и ресурсами м
Центральный процессор
в начало
Центральный процессор по умолчанию является основным владельцем шины, контроллер ПДП и контроллер регенерации памяти могут стать задатчиками на шине, только предварител
Контроллер ПДП
в начало
Сигналы для поддержки ПДП заводятся с разъема непосредственно на контроллер ПДП, выполненный, как правило, на микросхеме Intel 8237A. Когда режим ПДП запрашивается каки
Внешняя плата
в начало
Внешние платы могут функционировать в 5 различных режимах: задатчика шины, памяти и устройств ввода/вывода прямого доступа, памяти и устройств ввода/вывода, регенерации
Контроллер регенерации памяти
в начало
Контроллер регенерации памяти выполняет циклы чтения памяти по специальным адресам на материнской плате и внешних платах для регенерации информации в микросхемах динами
Адресное пространство при обращении к памяти
в начало
Максимальное адресное пространство при обращении к памяти, поддерживаемое шиной ISA, 16 Мб (24 линии адреса), но не все слоты поддерживают полно
Структура прерываний
в начало
Линии запроса на прерывания непосредственно заведены на контроллеры прерываний типа Intel 8259A. Контроллер прерываний будет реагировать на запрос по такой линии в случ
Сигналы адреса
в начало
Группа сигналов адреса включает в себя адреса, вырабатываемые текущим задатчиком на шине. На шине ISA есть два вида сигналов адреса, SA<19...0> и LA<23...17>
Центральные сигналы управления
в начало
Группа центральных сигналов управления состоит из сигналов различных частот, сигналов управления и ошибок.
-MASTER
Сигнал -MASTER
Сигналы прерывания
в начало
Группа сигналов прерывания используется для запроса на прерывание центрального процессора.
ПРИМЕЧАНИЕ: Обычно сигналы запроса на прерывания присоединены к к
Сигналы режима ПДП
в начало
Эти сигналы поддерживают циклы пересылки данных при прямом доступе в память.
ПРИМЕЧАНИЕ: Каналы ПДП <3...0> поддерживают только пересылки 8-разрядных
Питание
в начало
Для питания внешних плат на шине ISA используются 5 напряжений питания постоянного тока: +5 В, -5 В, +12 В, -12 В, 0 В (корпус - Ground). Все линии питания заведены на
Цикл Захвата Шины
в начало
Циклы шины ISA всегда асинхронны по отношению к SYSCLK. Различные сигналы разрешаются и запрещаются в любое время; внутри допустимых интервалов сигналы отклика могут та
Цикл Доступа к Ресурсу
в начало
Центральный процессор начинает цикл Доступа к Ресурсу выработкой сигнала BALE, сообщающего всем ресурсам об истинности адреса на линиях SA<19...0>, а также для фи
Цикл Доступа к Ресурсу - 0 тактов ожидания
в начало
Цикл доступа с 0 тактов ожидания - наиболее короткий цикл из всех возможных на шине. Этот цикл может быть выполнен только при доступе ЦП или внешней платы (когда она за
Цикл ПДП
в начало
Цикл ПДП подобен циклу доступа, который выполняет другой владелец шины. Циклы ПДП запускаются после разрешения сигнала -DACK контроллером ПДП. Размер передаваемых данны
Архитектура шины PCI
в начало
Интерфейс PCI имеет двухшинную структуру: мультиплексированную шину адреса данных (АД) и шину управления. Интерфейс использует два набора сигналов: базовый и расширенны
Описание сигналов шины
в начало
В интерфейсе используются два набора сигналов: базовый для минимальной конфигурации и расширенный, поддерживающий 64-разрядные операции, тестирование плат через порт JT
Команды шины
в начало
Команды шины передаются в фазе адреса по линиям С/ВЕ[3::0]#. Они дешифрируются исполнителем и выполняются в соответствии с таблицей.
Все устройства должны (в к
Цикл конфигурации
в начало
Все сигналы базовой конфигурации шины PCI устанавливаются и сбрасываются по переднему фронту CLK.
AD - единице соответствует высокий уровень, нулю - низкий. Ак
Начало и продолжение транзакции
в начало
Транзакцию начинает задатчик, предварительно получив разрешение на работу на шине. Это разрешение задатчик получает от арбитра, послав ему сигнал запроса REQ# и
Способы завершения транзакций
в начало
Транзакция может быть завершена либо задатчиком, либо исполнителем. Пока ни тот ни другой не инициализируют останов, транзакция продолжается.
1.
Цикл чтения
в начало
Транзакцию начинает задатчик, при наличие на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра, послав ему с
Цикл записи
в начало
Транзакцию начинает задатчик, при наличии на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра, послав ему с
Арбитрация
в начало
Каждый задатчик на шине PCI получает доступ к шине только после разрешения на захват шины от Арбитра. Для этого используется специальные, индивидуальные для кажд
Цикл конфигурации
в начало
Шина PCI имеет две команды конфигурации: чтения и записи из адресного пространства конфигурации емкостью в 256 байт. Команды конфигурации, подобно другим команда
Шина PCI Express(3GIO)
Эта глава посвящена обзору успешного и широко-распространенного стандарта шины PCI и описывает следующее поколение шины ввода вывода, называемой PCI Express, которая будет служить стандартом локаль
HyperTransport
в начало
Разработка шины Lightning Data Transfer (LDT) была начата AMD в 1997 году. Несколько позже к компании из Саннивэйл присоединились такие гиганты как API Networks, Apple
Топологии
в начало
Существует три типа топологий, поддерживаемых стандартом HyperTransport(tm): хост, туннель и односвязное устройство. Хост – это прямое подключение периферийного
Совместимость с шиной PCI
в начало
Совместимость со стандартом локальной шиной передачи данных PCI была очень важна при разработке спецификации HyperTransport(tm), и именно это создает преимущества при р
Интерфейс Centronics
в начало
Понятие Centronics относится как к набору сигналов и протоколу взаимодействия, так и к 36-контактному разъему, устанавливаемому на принтерах. Назначение сигналов привед
Традиционный LPT-порт
в начало
Традиционный (стандартный) порт SPP (Standard Parallel Port) является однонаправленным портом, на базе которого программно реализуется протокол обмена Centronics. Порт
Функции BIOS для LPT-порта
в начало
BIOS обеспечивает поддержку LPT-порта, необходимую для организации вывода по интерфейсу Centronics.
В процессе начального тестирования POST BIOS проверяет нали
Стандарт IEEE 1284-1994
в начало
Стандарт на параллельный интерфейс IEEE 1284, принятый в 1994 году, определяет термины SPP, EPP и ECP. Стандарт определяет 5 режимов обмена данными, метод согласования
Физический и электрический интерфейс
в начало
Стандарт IEEE 1284 определяет физические характеристики приемников и передатчиков сигналов. IEEE 1284 определяет два уровня интерфейсной совместимости. Первый уровень (
Режим ЕРР
в начало
Протокол ЕРР (Enhanced Parallel Port – улучшенный параллельный порт) был разработан задолго до принятия IEEE 1284 компаниями Intel, Xircom и Zenith Data Systems.
Режим ЕСР
в начало
Протокол ЕСР (Extended Capability Port – порт с расширенными возможностями) был предложен фирмами Hewlett-Packard и Microsoft как прогрессивный режим связи с пер
Конфигурирование LPT-портов
в начало
Управление параллельным портом разделяется на два этапа – предварительное конфигурирование (Setup) аппаратных средств порта и текущее (оперативное) переключение режимов
Использование параллельных портов
в начало
Наиболее распространенным применением LPT-порта является, естественно, подключение принтера. Не вдаваясь в проблемы установки и использования программных драйверов, ост
Параллельный порт и РпР
в начало
Большинство современных периферийных устройств, подключаемых к LPT-порту, поддерживает стандарт 1284 и функции РпР. Для поддержки этих функций компьютером с аппаратной
Интерфейс RS-232С
в начало
Интерфейс RS-232С предназначен для подключения аппаратуры, передающей или принимающей данные (ООД оконечное оборудование данных или АПД – аппаратура передачи данных), к
Электрический интерфейс
в начало
Стандарт RS-232С использует несимметричные передатчики и приемники – сигнал передается относительно общего провода – схемной земли (симметричные дифференциальные сигнал
Управление потоком передачи
в начало
Для управления потоком данных (Flow Control) могут использоваться два варианта протокола – аппаратный и программный. Иногда управление потоком путают с квитированием, н
Микросхемы асинхронных приемопередатчиков
в начало
Преобразование параллельного кода в последовательный для передачи и обратное преобразование при приеме данных выполняют специализированные микросхемы UART (Universal As
Шина SCSI
в начало
Системный интерфейс малых компьютеров SCSI (Small Computer System Interface, произносится "скази") был стандартизован ANSI в 1986 году (Х3.131-1986). Интерфей
Основные отличия SCSI-2 от SCSI-1
в начало
Помимо чисто технических отличий, таких, как увеличение частоты и ширины шины, и введения дифференциального интерфейса, SCSI-2 имеет и множество дру
Быстрее, выше, сильнее
в начало
Именно этот лозунг советских физкультурников как нельзя лучше подходит, причем практически дословно, для характеристики многочисленных разновидносте
ULTRA, ULTRA2 и ULTRA3
в начало
Спецификация Ultra SCSI предусматривает еще большее увеличение частоты шины — до 20 МГц. Вследствие того, что Ultra SCSI позволяет передавать 20 млн
Совместимость устройств SCSI
в начало
Многочисленные разновидности SCSI разрабатывались таким образом, чтобы каждая последующая была обратно совместима с предшествующим стандартом, в час
Физический интерфейс
в начало
Физически SCSI представляет собой шину, состоящую из 25 сигнальных цепей. Для защиты от помех каждая сигнальная цепь имеет свой отдельный обратный п
Фазы шины
в начало
Шина может находиться в одной из перечисленных фаз. Роли источников сигналов между ИУ и ЦУ описаны в таблице 3.10.
Описание сообщений и управление интерфейсом
в начало
Для управления интерфейсом служит система сообщений - Message System, которыми обмениваются ИУ и ЦУ. Обмен происходит в фазах Message IN/OUT (см. вы
Адресация и система команд
в начало
Как указывалось ранее, любое устройство SCSI на шине адресуется идентификатором SCSI ID, соответствующим заданному уникальному адресу. В ЦУ может бы
Выполнение команд
в начало
Рассмотрим процесс на шине SCSI на примере одиночной команды чтения Read. ИУ имеет активный набор указателей и несколько сохраненных наборов, по одн
Коммуникационные устройства (9)
в начало
Каждое ЛУ может представлять одно или несколько однотипных периферийных устройств (ПУ), перечень их стандартизованных типов приведен в таблице 3.17. Сложн
Устройства прямого доступа (0)
в начало
Устройства прямого доступапозволяют сохранять блоки данных. Каждый блок хранится по уникальному логическому адресу LBA - Logical Block Addres
Устройства последовательного доступа (1)
в начало
Устройства последовательного доступа имеют ряд особенностей, связанных с принципом их действия. Носитель представляет собой магнитную ленту с
Приводы CD-ROM (5)
в начало
Приводы CD-ROMпредназначаются для работы с CD-дисками. Изначально диски содержали звукозапись и приводы были рассчитаны не только на чтение б
Устройства оптической памяти (7)
в начало
Устройства оптической памятиблизки к устройствам прямого доступа со сменными носителями, но имеют ряд характерных особенностей. Большая емкос
Устройства смены носителей (8)
в начало
Устройства смены носителейпредназначены для автоматического манипулирования сменными носителями - дисками и картриджами с магнитными лентами.
Хост-адаптер SCSI
в начало
Все устройства на шине должны быть согласованно сконфигурированы. Для них требуется программно или с помощью джамперов установить следующие основные параметры:
Хост-адаптер SCSI
в начало
Хост-адаптер является важнейшим узлом интерфейса, определяющим производительность системы SCSI. Существует широкий спектр адаптеров. К простейшим можно подключать тольк
Общая информация
в начало
USB (Universal Serial Bus - универсальная последовательная шина) - новый стандарт последовательного соединения, предложенный фирмой Intel совместно с фирмами Com
Структура системы USB
в начало
Шина USB может быть описана с помощью трёх составляющих:
§ USB коммутация (interconnect);
§ USB устройства (devices);
§ U
Функция
в начало
Функции представляют собой устройства, способные передавать или принимать данные или управляющую информацию по шине. Типично функции представ
Физический интерфейс
в начало
Стандарт USB определяет электрические и механические спецификации шины.
3.4.2.3.1. Электрические характеристики
Сообщенияch32
3.4.3.3. Типы передачи данныхch33
в начало
USB обеспечивает связь между хост-контроллером и USB устройствами. Однако, с точки зрения конечно
Конечные точки устройств USB
в начало
Каждое устройство USB представляет собой набор независимых конечных точек (Endpoinf), с которыми хост-контроллер обменивается информацией. Каждое логическое устройство
Типы передачи данных
в начало
USB поддерживает как однонаправленные, так и двунаправленные режимы связи. Передача данных производится между ПО хоста и конечной точкой устройства.
Изохронные передачи
в начало
Все обмены данными (транзакции) по USB состоят из трех пакетов. Каждая транзакция планируется и начинается по инициативе контроллера, который посыла
Маркер начала кадра (SOF)
в начало
Хост-контроллер организует обмены с устройствами согласно своему плану распределения ресурсов. Контроллер циклически (с периодом 1 мс) формирует кадры (Frames), в котор
Пакет подтверждения
в начало
Пакет подтверждения (Handshake рacket) состоит только из одного 8-битного поля PID. Handshake-пакеты используются, чтобы отобразить состояние переда
Сплошные передачи
в начало
Сплошные передачи (Bulk Data Transfer) характеризуются безошибочной передачей данных между хостом и устройством, достигаемую за счёт обнаружения оши
Управляющие посылки
в начало
Управляющие посылки (control transfers) содержат минимум две стадии : инициализацию (SETUP stage) и стадию определения состояния (Status). Управляющ
Прерывания
в начало
Прерывания могут состоять из получения или отправки данных функцией (рисунок 3.26)pic>frame@img/491.hlp. В ответ на получение марке
Внешние запоминающие устройства( взу)
ВЗУ обеспечивают энергонезависимое хранение больших массивов информации на каком либо физическом носителе. Наибольшее распространение получили три вида носителей.
1.Магнитные: диски и лент
Стандартные интерфейсы взу
К этим интерфейсам относятся.
Интерфейсы IDE для магнитных и оптических дисков: ATA/ATAPI, SATA (ATA – AT Attachment for Disk Drives. ATAPI – ATA Package Interfeis,
SATA – Serial
Четырехурвневая модель интерфейса SATA
Имеется 4 уровня: прикладной, транспортный, канальный и физический
1.Прикладной уровень выполняет обмен командами, информацией о состоянии и хранимыми данны
МИКРОСХЕМЫ СИСТЕМНОЙ ЛОГИКИ
5.1.1 Чипсеты
Чипсет ( Chipset ) – основа системной платы, - это набор микросхем системной логики. Посредством чипсета происходит взаимодействие всех п
Matrix RAID;
- 12 устройств USB 2.0;
- MAC-контроллер Gigabit Ethernet;
- поддержка Intel Turbo Memori;
- High Defenition Au
Характеристики чипсета P55 Express
•
•
• поддержка новых процессоров (представленных на момент анонса статьи семействами Core i7 и Core i5), основанных на микроархитектуре Nehalem, при подключении к этим
Назначение блоков и используемые сокращения.
в начало
Программируемый интервальный таймер К1810ВИ54.
Программируемый таймер (ПТ) К1810ВИ54 предназначен для генерации времязадающих функций, программно-управл
Назначение входов и выходов БИС
в начало
Для получения необходимой информации о каком-либо входе или выходе БИС щёлкните мышью на название данного элемента, выделенного в тексте подчёркиван
Программирование таймера
в начало
После включения питания состояние таймера неопределенное. Режим работы каждого счетчика определяется при его программировании. Каждый счетчик должен
Режимы работы таймера
в начало
Каналы таймера независимо друг от друга могут быть запрограммированы на работу в одном из шести режимов:
· РЕЖИМ 0 - прерывание терм
РЕЖИМ 0 - прерывание терминального счета
в начало
После того как записано управляющее слово, OUT устанавливается низким.
Загрузка константы не оказывает влияния на OUT. Счет разрешается сиг
Новости и инфо для студентов