рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Matrix RAID;

Matrix RAID; - раздел Образование, Системы ввода - вывода и интерфейсы - 12 Устройств Usb 2.0; - Mac-Контроллер Gi...

- 12 устройств USB 2.0;

- MAC-контроллер Gigabit Ethernet;

- поддержка Intel Turbo Memori;

- High Defenition Audi

- обвязка низкоскоростной, старой периферии.

 

 

 

Северный мост 975X:

 

поддержка процессоров Intel Pentium 4, Pentium 4 Extreme Edition, Pentium D, Pentium Extreme Edition, Core 2 Duo и Core 2 Extreme с частотой системной шины 800/1066 МГц;

двухканальный контроллер памяти DDR2-533/667 с поддержкой до 4 модулей DIMM суммарным объемом до 8 ГБ (возможно применение модулей с и без ECC);

графический интерфейс PCIEx16 или 2 графических интерфейса PCIEx8

первые четырехъядерные процессоры должны официально заработать только в платах на базе i975X.

 

 

Процессоры на базе Nehalem, имеющие 4 физических ядра с технологией SMT (Simultaneous Multi-Threading — это хорошо известная нам технология Hyper-Threading, присутствовавшая у процессоров Pentium 4), что обеспечивает 8 виртуальных ядер. Такое ядро, производимое по 45-нанометровому техпроцессу, носит название Bloomfield. Помимо естественной перестройки процессорной микроархитектуры (изменения в иерархии кэш-памяти, SMT, новые процессорные инструкции и пр.), анонсированные модели отличает также интегрированный контроллер памяти — теперь он переехал из чипсета поближе к основному потребителю. В вышедшем ранее прочих ядре Bloomfield контроллер памяти трехканальный, рассчитанный на DDR3-1066.

Bloomfield использует для связи с чипсет новую шину QPI, разработанную Intel для связи процессоров (сокетов) между собой — функционально это приблизительный аналог шины HyperTransport, широко применяемой в решениях AMD.

Естественно, что для поддержки всех новых процессоров потребуются новые чипсеты (так как прежние соединялись с процессором по шине FSB).

 

 

СЕВЕРНЫЙ МОСТ – ЧИПСЕТ X58

• поддержка новых процессоров (представленных на момент анонса статьи семействами Core i7 и Core i7 Extreme Edition), основанных на микроархитектуре Nehalem, при подключении к этим процессорам по шине QPI;

• 2 графических интерфейса PCI Express 2.0 x16, с возможностью разбить каждый на два графических интерфейса с половинной скоростью или даже на четыре с четвертной скоростью;

• дополнительный интерфейс PCI Express 2.0 x4, с возможностью разбить его на два интерфейса с половинной скоростью;

• шина DMI (с пропускной способностью ~2 ГБ/с) до южного моста ICH10/R.

 

ЮЖНЫЙ МОСТ – ЧИПСЕТ ICH10

• до 6 портов PCIEx1 (PCI-E 1.1);

• до 4 слотов PCI;

• 6 портов Serial ATA II на 6 устройств SATA300 (SATA-II, второе поколение стандарта), с поддержкой режима AHCI и функций вроде NCQ (у ICH10 работоспособность этого режима гарантирована только под Windows Vista), с возможностью индивидуального отключения, с поддержкой eSATA и разветвителей портов;

• возможность организации RAID-массива (только для ICH10R) уровней 0, 1, 0+1 (10) и 5 с функцией Matrix RAID (один набор дисков может использоваться сразу в нескольких режимах RAID — например, на двух дисках можно организовать RAID 0 и RAID 1, под каждый массив будет выделена своя часть диска);

• 12 устройств USB 2.0 (на двух хост-контроллерах EHCI) с возможностью индивидуального отключения;

• MAC-контроллер Gigabit Ethernet и специальный интерфейс (LCI/GLCI) для подключения PHY-контроллера (i82567 для реализации Gigabit Ethernet, i82562 для реализации Fast Ethernet);

• поддержка Intel Turbo Memory(только для ICH10R);

• High Definition Audio (7.1);

• обвязка для низкоскоростной и устаревшей периферии, прочее

 

Чипсет Intel P55 для новой платформы Socket 1156

• Для поддержки процессоров с новым сокетом требуются новые чипсеты, и P55 является первым из них.

• Не должен вызывать удивления тот факт, что архитектура чипсета значительно изменилась со времен хотя бы серии Intel 4x. Сначала в процессор (ядро Bloomfield) переехал контроллер памяти, а теперь туда же переместился и контроллер графического интерфейса. Вполне естественно, что P55 при этом отказался от северного моста, который бы иначе оставался просто лишним звеном в цепочке, и теперь чипсет фактически представляет собой прежний (немного улучшенный) южный мост. По-видимому, Intel показалось несолидным сведение чипсета к южному мосту, так что вместо напрашивающейся традиционной аббревиатуры ICH (I/O Controller Hub) мост P55 носит название PCH — Platform Controller Hub.

 

– Конец работы –

Эта тема принадлежит разделу:

Системы ввода - вывода и интерфейсы

ВВЕДЕНИЕ... Глава Основные принципы построения систем ввода вывода и интерфейсов...

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Matrix RAID;

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Роль и место систем ввода-вывода и интерфейсов в компьютере
в начало Компьютер выполняет три основные функции: преобразование, хранение и передачу информации. В соответствии с этим компьютер условно делится на три час

Основные принципы организации передачи информации в вычислительных системах
в начало В процессе работы компьютера передача информации по одному и тому же интерфейсу в один и тот же момент времени идет только между двумя устройствами (модулями) по принци

Компьютерные коммуникации и интерфейсы
в начало Интерфейсы, используемые при построении вычислительных систем, весьма разнообразны и различаются между собой по определенным критериям и характеризуются рядом свойств и

Системные интерфейсы и шины расширения
в начало Основой высокой производительности вычислительной машины любого типа является центральный процессор (ЦПр), состоящий из микропроцессора (МП) и оперативной памяти, связа

Интерфейсы периферийных устройств
в начало Шины ввода-вывода взаимодействуют с ПУ не непосредственно, а с помощью внешних интерфейсов (интерфейсов периферийных устройств). В отличие от шин расширения, ш

Структура систем ввода-вывода
в начало Структура систем ввода-вывода представляет из себя совокупность взаимосвязанных внутренних и внешних интерфейсов (шин), посредством которых все устройства (модули) объе

Основные функции и принципы построения интерфейсов
в начало Интерфейсы, используемые в вычислительных системах, очень разнообразны (см. таблицы 3 и 4), но их функции и основы построения являются достаточно общими,

Алгоритмы протоколов передачи данных
в начало Управление передачей информации при выполнении процессов ввода или вывода с помощью того или иного стандартного интерфейса (шины) осуществляется посредством специальных

Протокол параллельных интерфейсов
в начало Рассмотрим протокол параллельных интерфейсов при трех и двух шинной архитек­туре, при синхронной и асинхронной передаче данных, для операций записи

Протоколы последовательных интерфейсов
в начало В случае последовательных компьютерных интерфейсов взаимосвязь устройств по этому интерфейсу осуществляется по принципу «точка-точка» или по схеме многоуровне­во

Принципы взаимодействия шин расширения и интерфейсов периферийных устройств
в начало При передаче информации между ПУ и ЦПр данные проходят по двум интерфейсам: внутреннему (шина расширения, например, PCI) и внешнему (интерфейс периферийных устройств, н

Виды устройств, работающие на шине ISA
в начало При описании шины целесообразно представить компьютер как состоящий из материнской платы (motherboard) и внешних плат, которые взаимодействуют между собой и ресурсами м

Центральный процессор
в начало Центральный процессор по умолчанию является основным владельцем шины, контроллер ПДП и контроллер регенерации памяти могут стать задатчиками на шине, только предварител

Контроллер ПДП
в начало Сигналы для поддержки ПДП заводятся с разъема непосредственно на контроллер ПДП, выполненный, как правило, на микросхеме Intel 8237A. Когда режим ПДП запрашивается каки

Внешняя плата
в начало Внешние платы могут функционировать в 5 различных режимах: задатчика шины, памяти и устройств ввода/вывода прямого доступа, памяти и устройств ввода/вывода, регенерации

Контроллер регенерации памяти
в начало Контроллер регенерации памяти выполняет циклы чтения памяти по специальным адресам на материнской плате и внешних платах для регенерации информации в микросхемах динами

Адресное пространство при обращении к памяти
в начало Максимальное адресное пространство при обращении к памяти, поддерживаемое шиной ISA, 16 Мб (24 линии адреса), но не все слоты поддерживают полно

Структура прерываний
в начало Линии запроса на прерывания непосредственно заведены на контроллеры прерываний типа Intel 8259A. Контроллер прерываний будет реагировать на запрос по такой линии в случ

Сигналы адреса
в начало Группа сигналов адреса включает в себя адреса, вырабатываемые текущим задатчиком на шине. На шине ISA есть два вида сигналов адреса, SA<19...0> и LA<23...17>

Центральные сигналы управления
в начало Группа центральных сигналов управления состоит из сигналов различных частот, сигналов управления и ошибок. -MASTER Сигнал -MASTER

Сигналы прерывания
в начало Группа сигналов прерывания используется для запроса на прерывание центрального процессора. ПРИМЕЧАНИЕ: Обычно сигналы запроса на прерывания присоединены к к

Сигналы режима ПДП
в начало Эти сигналы поддерживают циклы пересылки данных при прямом доступе в память. ПРИМЕЧАНИЕ: Каналы ПДП <3...0> поддерживают только пересылки 8-разрядных

Питание
в начало Для питания внешних плат на шине ISA используются 5 напряжений питания постоянного тока: +5 В, -5 В, +12 В, -12 В, 0 В (корпус - Ground). Все линии питания заведены на

Цикл Захвата Шины
в начало Циклы шины ISA всегда асинхронны по отношению к SYSCLK. Различные сигналы разрешаются и запрещаются в любое время; внутри допустимых интервалов сигналы отклика могут та

Цикл Доступа к Ресурсу
в начало Центральный процессор начинает цикл Доступа к Ресурсу выработкой сигнала BALE, сообщающего всем ресурсам об истинности адреса на линиях SA<19...0>, а также для фи

Цикл Доступа к Ресурсу - 0 тактов ожидания
в начало Цикл доступа с 0 тактов ожидания - наиболее короткий цикл из всех возможных на шине. Этот цикл может быть выполнен только при доступе ЦП или внешней платы (когда она за

Цикл ПДП
в начало Цикл ПДП подобен циклу доступа, который выполняет другой владелец шины. Циклы ПДП запускаются после разрешения сигнала -DACK контроллером ПДП. Размер передаваемых данны

Архитектура шины PCI
в начало Интерфейс PCI имеет двухшинную структуру: мультиплексированную шину адреса данных (АД) и шину управления. Интерфейс использует два набора сигналов: базовый и расширенны

Описание сигналов шины
в начало В интерфейсе используются два набора сигналов: базовый для минимальной конфигурации и расширенный, поддерживающий 64-разрядные операции, тестирование плат через порт JT

Команды шины
в начало Команды шины передаются в фазе адреса по линиям С/ВЕ[3::0]#. Они дешифрируются исполнителем и выполняются в соответствии с таблицей. Все устройства должны (в к

Цикл конфигурации
в начало Все сигналы базовой конфигурации шины PCI устанавливаются и сбрасываются по переднему фронту CLK. AD - единице соответствует высокий уровень, нулю - низкий. Ак

Начало и продолжение транзакции
в начало Транзакцию начинает задатчик, предварительно получив разрешение на работу на шине. Это разрешение задатчик получает от арбитра, послав ему сигнал запроса REQ# и

Способы завершения транзакций
в начало Транзакция может быть завершена либо задатчиком, либо исполнителем. Пока ни тот ни другой не инициализируют останов, транзакция продолжается. 1.

Цикл чтения
в начало Транзакцию начинает задатчик, при наличие на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра, послав ему с

Цикл записи
в начало Транзакцию начинает задатчик, при наличии на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра, послав ему с

Арбитрация
в начало Каждый задатчик на шине PCI получает доступ к шине только после разрешения на захват шины от Арбитра. Для этого используется специальные, индивидуальные для кажд

Цикл конфигурации
в начало Шина PCI имеет две команды конфигурации: чтения и записи из адресного пространства конфигурации емкостью в 256 байт. Команды конфигурации, подобно другим команда

Шина PCI Express(3GIO)
Эта глава посвящена обзору успешного и широко-распространенного стандарта шины PCI и описывает следующее поколение шины ввода вывода, называемой PCI Express, которая будет служить стандартом локаль

HyperTransport
в начало Разработка шины Lightning Data Transfer (LDT) была начата AMD в 1997 году. Несколько позже к компании из Саннивэйл присоединились такие гиганты как API Networks, Apple

Топологии
в начало Существует три типа топологий, поддерживаемых стандартом HyperTransport(tm): хост, туннель и односвязное устройство. Хост – это прямое подключение периферийного

Совместимость с шиной PCI
в начало Совместимость со стандартом локальной шиной передачи данных PCI была очень важна при разработке спецификации HyperTransport(tm), и именно это создает преимущества при р

Интерфейс Centronics
в начало Понятие Centronics относится как к набору сигналов и протоколу взаимодействия, так и к 36-контактному разъему, устанавливаемому на принтерах. Назначение сигналов привед

Традиционный LPT-порт
в начало Традиционный (стандартный) порт SPP (Standard Parallel Port) является однонаправленным портом, на базе которого программно реализуется протокол обмена Centronics. Порт

Функции BIOS для LPT-порта
в начало BIOS обеспечивает поддержку LPT-порта, необходимую для организации вывода по интерфейсу Centronics. В процессе начального тестирования POST BIOS проверяет нали

Стандарт IEEE 1284-1994
в начало Стандарт на параллельный интерфейс IEEE 1284, принятый в 1994 году, определяет термины SPP, EPP и ECP. Стандарт определяет 5 режимов обмена данными, метод согласования

Физический и электрический интерфейс
в начало Стандарт IEEE 1284 определяет физические характеристики приемников и передатчиков сигналов. IEEE 1284 определяет два уровня интерфейсной совместимости. Первый уровень (

Режим ЕРР
в начало Протокол ЕРР (Enhanced Parallel Port – улучшенный параллельный порт) был разработан задолго до принятия IEEE 1284 компаниями Intel, Xircom и Zenith Data Systems.

Режим ЕСР
в начало Протокол ЕСР (Extended Capability Port – порт с расширенными возможностями) был предложен фирмами Hewlett-Packard и Microsoft как прогрессивный режим связи с пер

Конфигурирование LPT-портов
в начало Управление параллельным портом разделяется на два этапа – предварительное конфигурирование (Setup) аппаратных средств порта и текущее (оперативное) переключение режимов

Использование параллельных портов
в начало Наиболее распространенным применением LPT-порта является, естественно, подключение принтера. Не вдаваясь в проблемы установки и использования программных драйверов, ост

Параллельный порт и РпР
в начало Большинство современных периферийных устройств, подключаемых к LPT-порту, поддерживает стандарт 1284 и функции РпР. Для поддержки этих функций компьютером с аппаратной

Интерфейс RS-232С
в начало Интерфейс RS-232С предназначен для подключения аппаратуры, передающей или принимающей данные (ООД оконечное оборудование данных или АПД – аппаратура передачи данных), к

Электрический интерфейс
в начало Стандарт RS-232С использует несимметричные передатчики и приемники – сигнал передается относительно общего провода – схемной земли (симметричные дифференциальные сигнал

Управление потоком передачи
в начало Для управления потоком данных (Flow Control) могут использоваться два варианта протокола – аппаратный и программный. Иногда управление потоком путают с квитированием, н

Микросхемы асинхронных приемопередатчиков
в начало Преобразование параллельного кода в последовательный для передачи и обратное преобразование при приеме данных выполняют специализированные микросхемы UART (Universal As

Шина SCSI
в начало Системный интерфейс малых компьютеров SCSI (Small Computer System Interface, произносится "скази") был стандартизован ANSI в 1986 году (Х3.131-1986). Интерфей

Основные отличия SCSI-2 от SCSI-1
в начало Помимо чисто технических отличий, таких, как увеличение частоты и ширины шины, и введения дифференциального интерфейса, SCSI-2 имеет и множество дру

Быстрее, выше, сильнее
в начало Именно этот лозунг советских физкультурников как нельзя лучше подходит, причем практически дословно, для характеристики многочисленных разновидносте

ULTRA, ULTRA2 и ULTRA3
в начало Спецификация Ultra SCSI предусматривает еще большее увеличение частоты шины — до 20 МГц. Вследствие того, что Ultra SCSI позволяет передавать 20 млн

Совместимость устройств SCSI
в начало Многочисленные разновидности SCSI разрабатывались таким образом, чтобы каждая последующая была обратно совместима с предшествующим стандартом, в час

Физический интерфейс
в начало Физически SCSI представляет собой шину, состоящую из 25 сигнальных цепей. Для защиты от помех каждая сигнальная цепь имеет свой отдельный обратный п

Фазы шины
в начало Шина может находиться в одной из перечисленных фаз. Роли источников сигналов между ИУ и ЦУ описаны в таблице 3.10.  

Описание сообщений и управление интерфейсом
в начало Для управления интерфейсом служит система сообщений - Message System, которыми обмениваются ИУ и ЦУ. Обмен происходит в фазах Message IN/OUT (см. вы

Адресация и система команд
в начало Как указывалось ранее, любое устройство SCSI на шине адресуется идентификатором SCSI ID, соответствующим заданному уникальному адресу. В ЦУ может бы

Выполнение команд
в начало Рассмотрим процесс на шине SCSI на примере одиночной команды чтения Read. ИУ имеет активный набор указателей и несколько сохраненных наборов, по одн

Коммуникационные устройства (9)
в начало Каждое ЛУ может представлять одно или несколько однотипных периферийных устройств (ПУ), перечень их стандартизованных типов приведен в таблице 3.17. Сложн

Устройства прямого доступа (0)
в начало Устройства прямого доступапозволяют сохранять блоки данных. Каждый блок хранится по уникальному логическому адресу LBA - Logical Block Addres

Устройства последовательного доступа (1)
в начало Устройства последовательного доступа имеют ряд особенностей, связанных с принципом их действия. Носитель представляет собой магнитную ленту с

Приводы CD-ROM (5)
в начало Приводы CD-ROMпредназначаются для работы с CD-дисками. Изначально диски содержали звукозапись и приводы были рассчитаны не только на чтение б

Устройства оптической памяти (7)
в начало Устройства оптической памятиблизки к устройствам прямого доступа со сменными носителями, но имеют ряд характерных особенностей. Большая емкос

Устройства смены носителей (8)
в начало Устройства смены носителейпредназначены для автоматического манипулирования сменными носителями - дисками и картриджами с магнитными лентами.

Хост-адаптер SCSI
в начало Все устройства на шине должны быть согласованно сконфигурированы. Для них требуется программно или с помощью джамперов установить следующие основные параметры:

Хост-адаптер SCSI
в начало Хост-адаптер является важнейшим узлом интерфейса, определяющим производительность системы SCSI. Существует широкий спектр адаптеров. К простейшим можно подключать тольк

Общая информация
в начало USB (Universal Serial Bus - универсальная последовательная шина) - новый стандарт последовательного соединения, предложенный фирмой Intel совместно с фирмами Com

Структура системы USB
в начало Шина USB может быть описана с помощью трёх составляющих: § USB коммутация (interconnect); § USB устройства (devices); § U

Функция
в начало Функции представляют собой устройства, способные передавать или принимать данные или управляющую информацию по шине. Типично функции представ

Физический интерфейс
в начало Стандарт USB определяет электрические и механические спецификации шины. 3.4.2.3.1. Электрические характеристики

Сообщенияch32
3.4.3.3. Типы передачи данныхch33 в начало USB обеспечивает связь между хост-контроллером и USB устройствами. Однако, с точки зрения конечно

Конечные точки устройств USB
в начало Каждое устройство USB представляет собой набор независимых конечных точек (Endpoinf), с которыми хост-контроллер обменивается информацией. Каждое логическое устройство

Типы передачи данных
в начало USB поддерживает как однонаправленные, так и двунаправленные режимы связи. Передача данных производится между ПО хоста и конечной точкой устройства.

Изохронные передачи
в начало Все обмены данными (транзакции) по USB состоят из трех пакетов. Каждая транзакция планируется и начинается по инициативе контроллера, который посыла

Маркер начала кадра (SOF)
в начало Хост-контроллер организует обмены с устройствами согласно своему плану распределения ресурсов. Контроллер циклически (с периодом 1 мс) формирует кадры (Frames), в котор

Пакет подтверждения
в начало Пакет подтверждения (Handshake рacket) состоит только из одного 8-битного поля PID. Handshake-пакеты используются, чтобы отобразить состояние переда

Сплошные передачи
в начало Сплошные передачи (Bulk Data Transfer) характеризуются безошибочной передачей данных между хостом и устройством, достигаемую за счёт обнаружения оши

Управляющие посылки
в начало Управляющие посылки (control transfers) содержат минимум две стадии : инициализацию (SETUP stage) и стадию определения состояния (Status). Управляющ

Прерывания
в начало Прерывания могут состоять из получения или отправки данных функцией (рисунок 3.26)pic>frame@img/491.hlp. В ответ на получение марке

Внешние запоминающие устройства( взу)
ВЗУ обеспечивают энергонезависимое хранение больших массивов информации на каком либо физическом носителе. Наибольшее распространение получили три вида носителей. 1.Магнитные: диски и лент

Стандартные интерфейсы взу
К этим интерфейсам относятся. Интерфейсы IDE для магнитных и оптических дисков: ATA/ATAPI, SATA (ATA – AT Attachment for Disk Drives. ATAPI – ATA Package Interfeis, SATA – Serial

Четырехурвневая модель интерфейса SATA
    Имеется 4 уровня: прикладной, транспортный, канальный и физический 1.Прикладной уровень выполняет обмен командами, информацией о состоянии и хранимыми данны

МИКРОСХЕМЫ СИСТЕМНОЙ ЛОГИКИ
5.1.1 Чипсеты Чипсет ( Chipset ) – основа системной платы, - это набор микросхем системной логики. Посредством чипсета происходит взаимодействие всех п

Характеристики чипсета P55 Express
• • • поддержка новых процессоров (представленных на момент анонса статьи семействами Core i7 и Core i5), основанных на микроархитектуре Nehalem, при подключении к этим

Назначение блоков и используемые сокращения.
в начало Программируемый интервальный таймер К1810ВИ54. Программируемый таймер (ПТ) К1810ВИ54 предназначен для генерации времязадающих функций, программно-управл

Назначение входов и выходов БИС
в начало Для получения необходимой информации о каком-либо входе или выходе БИС щёлкните мышью на название данного элемента, выделенного в тексте подчёркиван

Программирование таймера
в начало После включения питания состояние таймера неопределенное. Режим работы каждого счетчика определяется при его программировании. Каждый счетчик должен

Режимы работы таймера
в начало Каналы таймера независимо друг от друга могут быть запрограммированы на работу в одном из шести режимов: · РЕЖИМ 0 - прерывание терм

РЕЖИМ 0 - прерывание терминального счета
в начало После того как записано управляющее слово, OUT устанавливается низким. Загрузка константы не оказывает влияния на OUT. Счет разрешается сиг

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги