рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Традиционная память с асинхронным интерфейсом

Работа сделанна в 2001 году

Традиционная память с асинхронным интерфейсом - Реферат, раздел Связь, - 2001 год - Подсистема памяти современных компьютеров Традиционная Память С Асинхронным Интерфейсом. В Традиционной Памяти Сигналы ...

Традиционная память с асинхронным интерфейсом. В традиционной памяти сигналы RAS и CAS , обслуживающие запоминающие ячейки, вводятся непосредственно по соответствующим линиям интерфейса.

Вся последовательность процессов в памяти привязывается именно к этим внешним сигналам.

Данных при чтении будут готовы через время TCAC после сигнала RAS , но не раньше, чем через TRAC после сигнала RAS . На основе стандартных ячеек строится память с быстрым страничным доступом - FPM Fast Page Mode DRAM. Здесь для доступа к ячейкам, расположенным в разных колонках одной строки, используется всего один импульс RAS , во время которого выполняется серия обращений с помощью только импульсов CAS . Нетрудно догадаться, что в пакетных циклах доступа получается выигрыш во времени пакеты укладываются в страницы естественным образом. Так, память FPM со временем доступа 60-70 нс при частоте шины 66 МГц может обеспечить цикл чтения 5-3-3-3. Следующим шагом стала память EDO Extended Data Out, расширенный вывод данных DRAM. Здесь в микросхемы памяти ввели регистры-защелки, и считываемые данные присутствуют на выходе даже после подъема CAS . Благодаря этому можно сократить время действия CAS и не дожидаясь, пока внешняя схема примет данные, приступить к предзаряду линии CAS . Таким образом можно ускорить передачу данных внутри пакета и на тех же ячейках памяти получить цикл 5-2-2-2 60 нс, 66 МГц. Эффект полученного ускорения компьютера, полученного довольно простым способом, был эквивалентен введению вторичного кэша, что и послужило поводом для мифа о том, что в EDO встроен кэш. Страничный цикл для памяти EDO называют и гиперстраничным, так что второе название у этой памяти - HPM Hyper Page Mode DRAM. Регистр-защелка ввел в микросхему памяти элемент конвейера - импульс CAS передает данные на эту ступень, а пока внешняя схема считывает их, линия CAS готовится к следующему импульсу.

Память BEDO Burst EDO, пакетная EDO DRAM ориентирована на пакетную передачу.

Здесь полный адрес со стробами RAS и CAS подается только в начале пакетного цикла последующие импульсы CAS адрес не стробируют, а только выводят данные - память уже знает, какие следующие адреса потребуются в пакете.

Результат - при тех же условиях цикл 5-1-1-1. Память EDO появилась во времена Pentium и стала применяться также в системах на 486. Она вытеснила память FPM и даже стала ее дешевле.

Память BEDO широкого распространения не получила, поскольку ей уже наступала на пятки синхронная динамическая память.

Вышеперечисленные типы памяти являются асинхронными по отношению к тактированию системной шины компьютера. Это означает, что все процессы инициируются только импульсами RAS и CAS , а завершаются через какой-то определенный для данных микросхем интервал.

На время этих процессоров шина памяти оказывается занятой, причем, в основном, ожиданием данных.

– Конец работы –

Эта тема принадлежит разделу:

Подсистема памяти современных компьютеров

Произвольность доступа подразумевает, что процессор в любой момент может считать или записать любой байт слово, двойное слово из этой памяти.… В ПЗУ располагается BIOS базовая система ввода-вывода компьютера и некоторые… Следующий уровень в иерархии - дисковая память.

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Традиционная память с асинхронным интерфейсом

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Общий принцип доступа к данным
Общий принцип доступа к данным. Массив данных представляет собой некое подобие координатной сетки, где есть положения по горизонтали адрес строки и по вертикали адрес столбца. На пересечении каждог

Память с синхронным интерфейсом
Память с синхронным интерфейсом. SDRAM и DDR SDRAM Для вычислительного конвейера, в котором могут параллельно выполняться несколько процессов и запросов к данным, гораздо удобнее синхронный интерфе

Организация оперативной памяти
Организация оперативной памяти. Теперь, имея общее представление о работе разных типов динамической памяти, обсудим варианты построения модулей памяти и организационные способы повышения производит

Память Rambus DRAM
Память Rambus DRAM. Память RDRAM Rambus DRAM имеет интерфейс, существенным образом отличающийся от традиционного и синхронного интерфейса. Запоминающее ядро этой памяти построено все на тех

Виртуальная память и организация защиты памяти
Виртуальная память и организация защиты памяти. Концепция виртуальной памяти. Общепринятая в настоящее время концепция виртуальной памяти появилась достаточно давно. Она позволила решить целый ряд

Терминология
Терминология. access cycle - цикл обращения - последовательность иногда ее длительность операций устройства памяти между двумя последовательными актами чтения либо записи. Включает в себя, в частно

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги