Подсистема памяти современных компьютеров

Ростовский Государственный Университет Кафедра радиофизики Реферат на тему Подсистема памяти современных компьютеров Студент Илинич К.А. Ростов-на-дону 2001 год Содержание 1. Иерархическая организация памяти 3 a. Оперативная память 3 b. Дисковая память 3 c. Память на внешних носителях 3 d. Кэш-память 3 e. Организация кэш-памяти I. Размещение блока в кэш-памяти II. Поиск блока, находящегося в кэш-памяти III. Замещение блока кэш-памяти при промахе 5 IV. Что происходит во время записи 2. Динамическая память 3. Общий принцип доступа к данным 4. Традиционная память с асинхронным интерфейсом 9 a. Традиционная память 9 b. Память FPM с быстрым страничным доступом 9 c. Память EDO, расширенный вывод данных 9 d. Память BEDO, пакетная передача данных 5. Память с синхронным интерфейсом 10 a. Синхронная динамическая память SDRAM 10 b. Память DDR SDRAM, удвоенная скорость данных 6. Организация оперативной памяти 12 a. Банки памяти 12 b. Чередование банков 13 c. Пути увеличение производительности 13 7. Память Rambus DRAM 8. Модули памяти 9. Виртуальная память и организация защиты памяти 19 a. Концепция виртуальной памяти 19 b. Страничная организация памяти 20 c. Сегментация памяти 10. Терминология 11. Литература 26 Иерархическая организация памяти Память компьютера имеет иерархическую структуру, центральным слоем которой является оперативная память - ОЗУ или RAM Random Access Memory - память с произвольным доступом . Оперативная память непосредственно доступна процессору в ней хранится исполняемая в данный момент часть программного кода и данные, к которым процессор может обращаться с помощью одной из многих команд.

Произвольность доступа подразумевает, что процессор в любой момент может считать или записать любой байт слово, двойное слово из этой памяти. 32-разрядные процессоры x86 способны адресовать до 4 Гбайт физической памяти кроме 386SX, урезанных до 16 Мбайт, а процессоры P6 Pentium Pro, Pentium II и старше в режиме расширения адреса - до 64 Гбайт. Из этого потенциально доступного пространства именно для оперативной памяти используется только часть большинство системных плат пока ограничивают объем устанавливаемого ОЗУ на уровне 256 Мбайт-1 Гбайт. В этом же пространстве располагается и постоянная память - ПЗУ, или ROM Read Only Memory, которая в обычной работе только читается.

В ПЗУ располагается BIOS базовая система ввода-вывода компьютера и некоторые другие элементы.

Следующий уровень в иерархии - дисковая память.

В отличие от ОЗУ и ПЗУ, для обращения к любому элементу, хранящемуся в дисковой памяти, процессор должен выполнить некоторую процедуру или подпрограмму, код которой находится в оперативной или постоянной памяти. Дисковая память является блочной - процедура доступа к этой памяти оперирует блоками фиксированной длины обычно это сектор с размером 512 байт. Процедура доступа способна лишь скопировать целое количество образов блоков из оперативной или постоянной памяти на диск или обратно.

Дисковая память является основным хранилищем файлов с программами и данными.

Кроме того, она используется и для организации виртуальной оперативной памяти не используемый в данный момент блок информации страница из оперативной памяти выгружается на диск, а на его место с диска подкачивается страница, требуемая процессору для работы.

Последняя ступень иерархии - память на внешних носителях, или просто внешняя память. Она, так же, как и дисковая, является хранилищем файлов, и доступ к ней осуществляется поблочно. Мы перечислили программно-видимую часть айсберга памяти - доступную произвольно или поблочно, прямо или последовательно. Есть еще и подводная часть - кэш-память. Оперативная память по меркам современных процессоров обладает слишком низким быстродействием, и, обратившись за данными, процессор вынужден простаивать несколько тактов до готовности данных.

Начиная с процессоров 80386, оперативную память стали кэшировать эта идея использовалась и в древних больших машинах, где было СОЗУ - сверхоперативное ЗУ . Идея кэширования ОЗУ заключается в применении небольшого по сравнению с ОЗУ запоминающего устройства - кэш-памяти с более высоким быстродействием.

Небольшого - потому, что по технико-экономическим причинам большой объем очень быстрой памяти обходится слишком дорого. В этой памяти хранится копия содержимого части ОЗУ, к которой в данный момент процессор наиболее интенсивно обращается. Определять, какую часть содержимого ОЗУ копировать в данный момент времени, должен контроллер кэша. Он это может делать, исходя из предположения о локальности обращений к данным и последовательности выборок команд. Кэш-память не дает дополнительного адресуемого пространства, ее присутствие для программы незаметно.

Организация кэш-памяти Концепция кэш-памяти возникла достаточно рано и сегодня кэш-память имеется практически в любом классе компьютеров, а в некоторых компьютерах - во множественном числе. Типовые значения ключевых параметров для кэш-памяти рабочих станций и серверов - типичный набор параметров, который используется для описания кэш-памяти Размер блока строки 4-128 байт Время попадания hit time 1-4 такта синхронизации обычно 1 такт Потери при промахе miss penalty Время доступа - access time Время пересылки - transfer time 8-32 такта синхронизации 6-10 тактов синхронизации 2-22 такта синхронизации Доля промахов miss rate 1 -20 Размер кэш-памяти 4 Кбайт - 16 Мбайт Рассмотрим организацию кэш-памяти более детально, отвечая на четыре вопроса об иерархии памяти.

Размещение блока в кэш-памяти Принципы размещения блоков в кэш-памяти определяют три основных типа их организации Если каждый блок основной памяти имеет только одно фиксированное место, на котором он может появиться в кэш-памяти, то такая кэш-память называется кэшем с прямым отображением direct mapped. Это наиболее простая организация кэш-памяти, при которой для отображение адресов блоков основной памяти на адреса кэш-памяти просто используются младшие разряды адреса блока.

Таким образом, все блоки основной памяти, имеющие одинаковые младшие разряды в своем адресе, попадают в один блок кэш-памяти, т.е. адрес блока кэш-памяти адрес блока основной памяти mod число блоков в кэше Если некоторый блок основной памяти может располагаться на любом месте кэш-памяти, то кэш называется полностью ассоциативным fully associative. Если некоторый блок основной памяти может располагаться на ограниченном множестве мест в кэш-памяти, то кэш называется множественно-ассоциативным set associative. Обычно множество представляет собой группу из двух или большего числа блоков в кэше. Если множество состоит из n блоков, то такое размещение называется множественно-ассоциативным с n каналами n-way set associative. Для размещения блока прежде всего необходимо определить множество.

Множество определяется младшими разрядами адреса блока памяти индексом адрес множества кэш-памяти адрес блока основной памяти mod число множеств в кэш-памяти Далее, блок может размещаться на любом месте данного множества.

Диапазон возможных организаций кэш-памяти очень широк кэш-память с прямым отображением есть просто одноканальная множественно-ассоциативная кэш-память, а полностью ассоциативная кэш-память с m блоками может быть названа m-канальной множественно-ассоциативной. В современных процессорах как правило используется либо кэш-память с прямым отображением, либо двух- четырех- канальная множественно-ассоциативная кэш-память.

Поиск блока находящегося в кэш-памяти У каждого блока в кэш-памяти имеется адресный тег, указывающий, какой блок в основной памяти данный блок кэш-памяти представляет.

Эти теги обычно одновременно сравниваются с выработанным процессором адресом блока памяти. Кроме того, необходим способ определения того, что блок кэш-памяти содержит достоверную или пригодную для использования информацию. Наиболее общим способом решения этой проблемы является добавление к тегу так называемого бита достоверности valid bit. Адресация множественно-ассоциативной кэш-памяти осуществляется путем деления адреса, поступающего из процессора, на три части поле смещения используется для выбора байта внутри блока кэш-памяти, поле индекса определяет номер множества, а поле тега используется для сравнения.

Если общий размер кэш-памяти зафиксировать, то увеличение степени ассоциативности приводит к увеличению количества блоков в множестве, при этом уменьшается размер индекса и увеличивается размер тега. Замещение блока кэш-памяти при промахе При возникновении промаха, контроллер кэш-памяти должен выбрать подлежащий замещению блок. Польза от использования организации с прямым отображением заключается в том, что аппаратные решения здесь наиболее простые. Выбирать просто нечего на попадание проверяется только один блок и только этот блок может быть замещен.

При полностью ассоциативной или множественно-ассоциативной организации кэш-памяти имеются несколько блоков, из которых надо выбрать кандидата в случае промаха. Как правило для замещения блоков применяются две основных стратегии случайная и LRU. В первом случае, чтобы иметь равномерное распределение, блоки-кандидаты выбираются случайно. В некоторых системах, чтобы получить воспроизводимое поведение, которое особенно полезно во время отладки аппаратуры, используют псевдослучайный алгоритм замещения.

Во втором случае, чтобы уменьшить вероятность выбрасывания информации, которая скоро может потребоваться, все обращения к блокам фиксируются. Заменяется тот блок, который не использовался дольше всех LRU - Least-Recently Used. Достоинство случайного способа заключается в том, что его проще реализовать в аппаратуре.

Когда количество блоков для поддержания трассы увеличивается, алгоритм LRU становится все более дорогим и часто только приближенным. Различия в долях промахов при использовании алгоритма замещения LRU и случайного алгоритма при нескольких размерах кэша и разных ассоциативностях при размере блока 16 байт Ассоциативность 2-канальная 4-канальная 8-канальная Размер кэш-памяти LRU, Random LRU, Random LRU, Random 16 KB 5.18 , 5.69 4.67 , 5.29 4.39 , 4.96 64 KB 1.88 , 2.01 1.54 , 1.66 1.39 , 1.53 256 KB 1.15 , 1.17 1.13 , 1.13 1.12 , 1.12 Что происходит во время записи При обращениях к кэш-памяти на реальных программах преобладают обращения по чтению.

Все обращения за командами являются обращениями по чтению и большинство команд не пишут в память. Обычно операции записи составляют менее 10 общего трафика памяти. Желание сделать общий случай более быстрым означает оптимизацию кэш-памяти для выполнения операций чтения, однако при реализации высокопроизводительной обработки данных нельзя пренебрегать и скоростью операций записи.

К счастью, общий случай является и более простым. Блок из кэш-памяти может быть прочитан в то же самое время, когда читается и сравнивается его тег. Таким образом, чтение блока начинается сразу как только становится доступным адрес блока. Если чтение происходит с попаданием, то блок немедленно направляется в процессор. Если же происходит промах, то от заранее считанного блока нет никакой пользы, правда нет и никакого вреда.

Однако при выполнении операции записи ситуация коренным образом меняется. Именно процессор определяет размер записи обычно от 1 до 8 байтов и только эта часть блока может быть изменена. В общем случае это подразумевает выполнение над блоком последовательности операций чтение-модификация-запись чтение оригинала блока, модификацию его части и запись нового значения блока. Более того, модификация блока не может начинаться до тех пор, пока проверяется тег, чтобы убедиться в том, что обращение является попаданием.

Поскольку проверка тегов не может выполняться параллельно с другой работой, то операции записи отнимают больше времени, чем операции чтения. Очень часто организация кэш-памяти в разных машинах отличается именно стратегией выполнения записи. Когда выполняется запись в кэш-память имеются две базовые возможности сквозная запись write through, store through - информация записывается в два места в блок кэш-памяти и в блок более низкого уровня памяти. запись с обратным копированием write back, copy back, store in - информация записывается только в блок кэш-памяти.

Модифицированный блок кэш-памяти записывается в основную память только когда он замещается. Для сокращения частоты копирования блоков при замещении обычно с каждым блоком кэш-памяти связывается так называемый бит модификации dirty bit. Этот бит состояния показывает был ли модифицирован блок, находящийся в кэш-памяти. Если он не модифицировался, то обратное копирование отменяется, поскольку более низкий уровень содержит ту же самую информацию, что и кэш-память.

Оба подхода к организации записи имеют свои преимущества и недостатки. При записи с обратным копированием операции записи выполняются со скоростью кэш-памяти, и несколько записей в один и тот же блок требуют только одной записи в память более низкого уровня. Поскольку в этом случае обращения к основной памяти происходят реже, вообще говоря требуется меньшая полоса пропускания памяти, что очень привлекательно для мультипроцессорных систем.

При сквозной записи промахи по чтению не влияют на записи в более высокий уровень, и, кроме того, сквозная запись проще для реализации, чем запись с обратным копированием. Сквозная запись имеет также преимущество в том, что основная память имеет наиболее свежую копию данных. Это важно в мультипроцессорных системах, а также для организации ввода вывода. Когда процессор ожидает завершения записи при выполнении сквозной записи, то говорят, что он приостанавливается для записи write stall. Общий прием минимизации остановов по записи связан с использованием буфера записи write buffer, который позволяет процессору продолжить выполнение команд во время обновления содержимого памяти.

Следует отметить, что остановы по записи могут возникать и при наличии буфера записи. При промахе во время записи имеются две дополнительные возможности разместить запись в кэш-памяти write allocate называется также выборкой при записи fetch on write. Блок загружается в кэш-память, вслед за чем выполняются действия аналогичные выполняющимся при выполнении записи с попаданием.

Это похоже на промах при чтении. не размещать запись в кэш-памяти называется также записью в окружение write around. Блок модифицируется на более низком уровне и не загружается в кэш-память. Обычно в кэш-памяти, реализующей запись с обратным копированием, используется размещение записи в кэш-памяти в надежде, что последующая запись в этот блок будет перехвачена, а в кэш-памяти со сквозной записью размещение записи в кэш-памяти часто не используется поскольку последующая запись в этот блок все равно пойдет в память. Вполне понятно, что производительность компьютера непосредственно зависит от производительности процессора и производительности оперативной памяти.

Теоретическая производительность пропускная способность памяти пропорциональна разрядности и тактовой частоте шины и обратно пропорциональна суммарной длительности пакетного цикла. Для повышения этой производительности увеличивают разрядность шины так, начиная с P5 32-разрядные процессоры имеют 64-разрядную системную шину, тактовую частоту с 66 МГц наконец-то поднялись до 100 с прицелом на 133 МГц. При этом, естественно, стремятся и к уменьшению числа тактов в пакетном цикле.

Кроме того, шина P6 позволяет процессору выставить до 16 запросов конкурирующих транзакций, так что у подсистемы памяти есть теоретическая возможность многостаночной работы. Динамическая память Теперь посмотрим на оперативную память изнутри.

На протяжении уже трех десятилетий в качестве основной памяти используют массивы ячеек динамической памяти. Каждая ячейка содержит всего лишь один КМОП-транзистор комплементарные полевые траезисторы, благодаря чему достигается высокая плотность упаковки ячеек при низкой цене. Запоминающим элементом у них является конденсатор емкость затвора, и ячейка может помнить свое состояние недолго - всего десятки миллисекунд. Для длительного хранения требуется регенерация - регулярное освежение refresh памяти, за что эта память и получила название динамическая - DRAM Dynamic RAM . Ячейки организуются в двумерные матрицы, и для обращения к ячейке требуется последовательно подать два выбирающих сигнала - RAS Row Access Strobe, строб строки и CAS Column Access Strobe, строб столбца. Временная диаграмма циклов чтения традиционной динамической памяти приведена на рисунке циклы записи для простоты здесь рассматривать не будем. Микросхемы динамической памяти традиционно имеют мультиплексированную шину адреса MA . Во время действия RAS на ней должен быть адрес строки, во время действия CAS - адрес столбца.

Информация на выходе шины данных относительно начала цикла сигнала RAS появится не раньше, чем через интервал TRAC, который называется временем доступа. Есть также минимальная задержка данных относительно импульса CAS TCAC , и минимально необходимые интервалы пассивности сигналов RAS и CAS времена предзаряда. Все эти параметры и определяют предел производительности памяти.

Ключевой параметр микросхем - время доступа - за всю историю удалось улучшить всего на порядок - с сотен до нескольких десятков наносекунд.

За меньший исторический период только тактовая частота процессоров x86 выросла на 2 порядка, так что разрыв между потребностями процессоров и возможностями ячеек памяти увеличивается. Для преодоления этого разрыва, во-первых, увеличивают разрядность данных памяти, а во-вторых, строят вокруг массивов ячеек памяти разные хитрые оболочки, ускоряющие процесс доступа к данным.

Все, даже самые модные, типы памяти - SDRAM, DDR SDRAM и Rambus DRAM имеют запоминающее ядро, которое обслуживается описанным выше способом. Временная диаграмма чтения динамической памяти

Общий принцип доступа к данным

Массив данных представляет собой некое подобие координатной сетки, где... На пересечении каждого конкретного адреса строки и столбца находится е... После этого передается сигнал столбца, следующим тактом за которым иде... В фазу ответа входит выдача запрашиваемых данных и подтверждение прием... Преимущество такой схемы очевидно - на передачу четырех порций данных ...

Традиционная память с асинхронным интерфейсом

Она вытеснила память FPM и даже стала ее дешевле. Память BEDO широкого... Так, память FPM со временем доступа 60-70 нс при частоте шины 66 МГц м... Память EDO появилась во времена Pentium и стала применяться также в си... Эффект полученного ускорения компьютера, полученного довольно простым ... Это означает, что все процессы инициируются только импульсами RAS и CA...

Память с синхронным интерфейсом

В этом случае все события привязываются к фронтам общего сигнала синхр... По этой команде запускается внутренний формирователь CAS . Здесь имеется в виду способность современных процессоров формировать с... В режиме пониженного потребления Power Down микросхема не воспринимает... Эта схема работает наподобие фазовой автоподстройки PLL и способна вып...

Организация оперативной памяти

Минимальной единицей упаковки, которая воспринимается системной платой... Однако полный банк памяти для машин с процессорами P5-P6 набирается па... Количество банков на системной плате ограничивается возможностями чипс... Однако это требует некоторого усложнения контроллера памяти и обеспече... 4.

Память Rambus DRAM

По сравнению с DDR SDRAM при той же производительности DRDRAM имеет бо... Ядро работает на 1 8 частоты канала, взаимодействие с ядром осуществля... Для того, чтобы контроллер получал ответ на транзакцию чтения от любой... У модулей с паритетом каждый контрольный разряд по записи привязываетс... Время доступа - от 80 до 40 нс, объем - 1, 2, 4, 8, 16, 32 и 64 Мбайта.

Виртуальная память и организация защиты памяти

Виртуальная память является одним из способов реализации такой возможн... Программисты делили программы на части и затем определяли те из них, к... База определяет адрес начала таблицы страниц в основной памяти, а гран... Сегменты создаются пользователями, которые могут обращаться к ним по с... Запись в программные сегменты может рассматриваться как незаконная и з...

Терминология

access cycle - цикл обращения - последовательность иногда ее длительно... Буфер обмена между медленным устройством хранения данных и более быстр... RAS Row Access Strobe - регистр обращения к строке. Сигнал, поданный н... SIP Single In-Line Package - разновидность форм-фактора модулей памяти... SLDRAM SyncLink DRAM - условное название высокоскоростной памяти, разр...

Литература

Литература Компьютер-ИНФО 17 159 21 мая 1999 года Компьютер-ИНФО 18 160 28 мая 1999 года Компьютер-ИНФО 20 162 11 июня 1999 года Компьютер-ИНФО 21 163 18 июня 1999 года Компьютер-ИНФО 23 165 2 июля 1999 года Справочные материалы с интернет-сайта http www.ixbt.ru Статья Серверы корпоративных баз данных с интернет - сайта http hackers.webservis.ru dse corp db contents. htm Статья BIOS Setup настраиваем подсистему памяти с интернет-сайта http www.fcenter.ru fc-articles Technical fc-articles-2000 20001012-biossetup.htm.