Определение требуемого числа триггеров n, выбор типа триггера, построение базовой схемы двоичного счетчика для M=2n.
Определение требуемого числа триггеров n, выбор типа триггера, построение базовой схемы двоичного счетчика для M=2n. - раздел Высокие технологии, Стандартные серии цифровых интегральных микросхем В Нашем Случае N=]Log26[=3, M=8.
Выбор Типа Триггера И Ба...
В нашем случае n=]log26[=3, M=8.
Выбор типа триггера и базовой схемы зависят от целей построения счетчика. В рассматриваемом примере будем считать, что базовая схема представляет собой синхронный двоичный счетчик со сквозным переносом на основе JK-триггера. С учетом этого замечания базовая схема будет иметь вид:
2. Выбор порядка следования состояний счетчика.
В случае естественного порядка следования состояний счетчик изменяет свои состояния следующим образом:
Исключаются (М-К) последних состояний, в результате счетчик считает от 0 до (К-1) и в сумме получается К устойчивых состояний.
В случае принудительного насчета пропускаются любые (М-К) промежуточных состояния, чаще всего пропускается состояния примыкающие к последнему.
В случае начальной установки кода пропускаются начальные (М-К)
состояний (способ является частным случаем принудительного насчета).
Выбор конкретного способа зависит от области применения схемы. В нашем примере считаем, что необходим естественный порядок счета.
3. Определение дополнительных логических цепей в схеме базового счетчика.
Вначале необходимо выделить три состояния.
Состояние А1 – состояние после которого нарушается естественный порядок счета.
Состояние А2 – состояние следующее после А1 в базовой схеме, если в нее не вносить изменения.
Состояние А3 – состояние следующее после А1 в схеме К-ичного счетчика.
На основе этой информации строится следующая таблица:
Q3
Q2
Q1
f
А3
А1
А2
*
П
З
-
Q1, Q2, Q3 - выходы разрядов счетчика.
А1 - А3 - состояния счетчика.
f – функция равная единице в состоянии А1.
На всех остальных наборах f =0, если есть не используемые состояния, то значение f – не определено (*).
З – функция запрета, запрещающая изменение выходного состояния в данном разряде.
П – функция подачи, обеспечивающая подачу дополнительной логической единицы с целью изменения текущего состояния данного разряда счетчика.
Функция запрета для i-го разряда реализуется с помощью следующей схемы :
- предыдущие связи (цепи переноса);
Ti- сигнал, подаваемый на счетный вход триггера в i- разряде счетчика.
Для первого разряда счетчика в связи с тем, что , логический элемент И не требуется, сигнал непосредственно заводится на Т-вход (JK – входы для JK - триггера).
Функция подачи имеет вид:
Для младшего первого разряда счетчика функция подачи лишена смысла, так как там уже присутствует логическая единица.
Функцию f в нашем случае можно получить следующим образом:
С учетом неиспользуемых состояний (6,7) функция f может быть упрощена:
С учетом полученных результатов внесем изменения в базовую схему двоичного счетчика и получим проектируемую схему К-ичного счетчика.
Комплексная цель первого модуля... Познакомиться с основными понятиями в области схемотехнического... Основные типы выходных каскадов цифровых интегральных микросхем...
Стандартные серии цифровых интегральных микросхем.
Выпускаемые интегральные микросхемы в зависимости от технологии изготовления и их разновидностей подразделяются на серии, отличающиеся статическими и динамическими параметрами, функциональным разно
Выходной каскад с открытым коллектором.
На схеме в качестве примера условно показан выходной каскад на транзисторе VT с диодом Шоттки. (Транзистор с диодом Шоттки, обеспечивает более высокую скорость рассе
Некоторые интегральные микросхемы логических элементов.
Ориентируясь на серию КР 1553 – аналог серии SN 74ALS, рассмотрим некоторые из наиболее часто используемых интегральных микросхем логических элементов. Приведем примеры условных гра
Система маркировки интегральных микросхем.
Маркировка интегральных микросхем – это символическое обозначение, наносимое на корпус. Оно несет в себе информацию о назначении микросхемы и некоторых ее свойствах (параметрах), например, конструк
Основные параметры цифровых логических микросхем.
Различают электрические (статические, динамические), схемотехнические, конструктивные, интегральные и другие параметры цифровых интегральных микросхем.
К основным статическим
Триггеры.
Триггером называется цифровое устройство, которое может находиться в одном из двух устойчивых состояний. Состояние триггера определяется уровнем напряжения на его выходах. Если напр
Асинхронный RS-триггер
Функциональная схема и УГО RS триггера имеют вид:
Триггер функционирует в соответствии со следующей таблицей переходов:
Таблица пер
Асинхронный - триггер.
Данный тип триггера в отличие от предыдущего реализуется на элементах И-НЕ. Ниже приведена его функциональная схема, УГО, таблица переходов и пример временной диаграммы работы.
D-триггер со статическим управлением записью
Этот тип триггера строится на основе синхронных одноступенчатых и двухступенчатых RS-триггеров Функциональная схема и УГО триггера имеют следующий вид:
&nbs
JK – триггер со статическим управлением записью
Таблица переходов JK – триггера со статическим управлением по ходу «С» может быть представлена следующим образом:
Таблица переходов JK – триггера
Асинхронный и синхронный Т-триггеры
Триггер со счетным входом (иначе Т-триггер) каждый раз с приходом очередного счетного импульса перебрасывается в противоположное состояние. Асинхронный Т- триггер может быть реализо
Триггеры с динамическим управлением записью
Триггеры с динамическим управлением записью отличаются тем, что изменение выходного состояния происходит в течение короткого времени в момент прохождения переднего или заднего фронтов сигнала на си
Синхронный -триггер с динамическим управлением записью
Среди триггеров с динамическим управлением широкое распространение получила так называемая трех триггерная схема. Схема строится на основе синхронного RS-триггера (элементы 2, 3, 5, 6) со статическ
D-триггер с динамическим управлением записью
Требуемую структуру D-триггера можно получить на основе RS-триггера с динамическим управлением записью:
Роль входа D выполняет вход R исходн
JK-триггер с динамическим управлением записью
В интегральном исполнении выпускаются JK-триггеры, срабатывающие как по переднему так и по заднему фронту синхронизирующего сигнала «С». В основе JK-триггера, срабатывающего по переднему фронту, мо
Последовательные (сдвигающие) регистры
Последовательные регистры выполняют сдвиг информации, хранившейся в i разряде, в (i+1) разряд (сдвиг вправо) или в (i-1) разряд (сдвиг влево). Для построения могут использоваться только триггеры с
Двоичные дешифраторы.
Двоичный дешифратор – это комбинационная схема, преобразующая двоичный код на адресных входах в сигнал на одном из выходов. Десятичный номер этого выхода соответствует двоичному код
Мультиплексоры
Мультиплексор – это многовходовая комбинационная схема с одним выходом. Входы мультиплексора подразделяются на информационные D0D1…Dn-1 и управляющие V
Демультиплексоры.
Демультиплексор – это комбинационная схема, выполняющая функцию, обратную функции мультиплексора, то есть она имеет один информационный, k управляющих входов и n информационных выхо
Шифраторы
Шифратор – это комбинационная схема, преобразующая унитарный код на входе в один из позиционных кодов на выходе. Если позиционный код на выходе двоичный, то шифратор называется двоичным. Одно из ос
Полный одноразрядный комбинационный сумматор.
Схема полного комбинационного сумматора складывает i-ые разряды слагаемых ai и bi и перенос из предыдущего разряда Pi-1. Для ее реализации потребуется дв
Накапливающие двоичные сумматоры
Схемы накапливающих двоичных сумматоров строятся на основе комбинационных сумматоров с добавлением регистров для запоминания суммы. Схема последовательного накапливающего сумматора имеет вид:
Схемы сравнения.
Схемой сравнения называют комбинационную схему, реализующую следующие системы уравнений:
0, А ¹ В 0, А £ В 0, А ³ В
А=В = А>В = А<В =
1, А = В 1, А
Схемы контроля четности
Схемы контроля четности используются для контроля приема/передачи информации для формирования контрольного разряда или проверки контрольной суммы.
В случаях контроля на четность или нечетн
Счётчики
Счётчик – это операционный узел ЭВМ, который подсчитывает количество входных импульсов и запоминает код, соответствующий этому количеству. Если запоминаемый код – двоичный, то счётч
Асинхронные двоичные счётчики с последовательным переносом.
Асинхронные двоичные счётчики с последовательным переносом строятся на основе цепочки последовательно включённых Т-триггеров, каждый из которых делит входную последовательность на д
Реверсивные двоичные счетчики
Реверсивные двоичные счетчики могут считать в прямом или обратном направлениях в зависимости от управляющих сигналов или зависимости от того, на какой вход подаются счетные импульсы
Новости и инфо для студентов