ОЗУ с произвольным доступом

В оперативных ЗУ с произвольным доступом (Random Access Memory - RAM) запись или чтение осуществляется по адресу, указанному регистром адреса (РА). Информация, необходимая для осуществления процесса записи - чтения (адрес, данные и управляющие сигналы), поступает из процессора (см. рисунок 3.3.1). В ЗУ с произвольным доступом, на обращение по любому адресу уходит одно и то же время. Этим RAM-память отличается от запоминающих устройств с после­довательным доступом, таких как магнитные ленты. Время доступа последних зависит от адреса (местоположе­ния) данных.

Рисунок 3.3.1- Структура микросхем RAM

Адрес, поступающий из процессора, фиксируется в регистре адреса РА микросхемы, дешифрируется с помощью ДшА и выбирает нужную ячейку запоминающего массива. По сигналу запись Зп производится запись данных в заданную ячейку памяти, по сигналу чтения Чт - выборка данных. Сигнал выборки кристалла ВК (CS - Chip Selekt) предназначен для выбора адресуемой микросхемы памяти.

Усилители записи и считывания обеспечивают физический процесс записи - чтения запоминающего элемента массива при выработке соответствующих сигналов блока управления БУП. При чтении содержимое адресованной ячейки памяти через регистр данных поступает на ШД процессора. Если при считывании содержимого ячейки памяти происходит его разрушение, то после выдачи данных на ШД процессора необходимо восстановление (регенерация) содержимого ячейки.

Запоминающий массив RAM содержит множество одинаковых запоминающих элементов статического либо динамического типов. Если запоминающие элементы памяти могут сохранять свое состояние до тех пор, пока на них подано питание (V_пит), то такая память называется статической (SRAM). Возможная реализация запоминающего элемента ячейки памяти на КМОП- транзисторах показана на рисунке 3.3.2.

Рисунок 3.3.2- Схема ячейки памяти на КМОП- транзисторах

Для запоминания одного бита информации в приведенной схеме используется триггер, который образуют транзисторы T₃, Т₅ и T₄, Т₆. В состоянии “лог 1” напряжение в точке X будет иметь высокий уровень напряжения за счет того, что тран­зисторы T₃ и T₆ открыты, а транзисторы Т₅ и T₄ закрыты. Таким образом, ес­ли транзисторы T₁ и T₂, управляемые сигналами на линии слова, открыты, то напряжение на линии бита b будет высоким, а на линии бита b' - низким.

Время записи- считывания (доступа) информации современных микросхем статической памяти составляет несколько наносекунд. Поэтому статическая память используется в первую очередь в тех устройствах, где требуется малое время записи- чтения информации.

Статическая RAM является быстродействующей памятью, но ее габариты и стоимость не всегда приемлемы, поскольку каждая ее ячейка, хранящая 1 бит информации, реализуется на 6-ти транзисторах. Поэтому производителями выпускается дешевая память с более простой конструкцией запоминающих элементов. Однако они требуют постоянного обновления записанной информации, поскольку не способны долго сохранять свое состояние. Такая память называется динамической (DRAM- Dynamic RAM). В ячейке динамической памяти (см. рисунок 3.3.3) информация хранится в виде заряда конденсатора, и этот заряд может сохраняться всего несколько единиц или десятков миллисекунд из-за утечки заряда. Поскольку информация в памяти должна сохраниться все время, в течение которого на память подается напряжения питания, содержимое каждой ячейки динамической памяти должно периодически обновляться путем восстановления заряда конденсаторов запоминающих элементов. Такая операция называется регенерацией информации. Для регенерации информации содержимое ячеек памяти считывается и вновь записывается на прежнее место (см. пунктирную линию на рисунке 3.3.1).

Рисунок 3.3.3- Упрощенная схема запоминающего элемента ячейки динамической памяти

3.4 Организация микросхем SRAM

Полупроводниковая память реализуется в виде микросхем с очень разным быстро­действием. Длительность их цикла варьируется от 100 нс до менее чем 10 нс. Появив­шиеся в конце 1960-х полупроводниковые схемы памяти первоначально были гораздо дороже доминирующей в это время памяти на магнитных (ферритовых) сердечниках. Однако стремительное развитие технологии СБИС позволило быстро снизить их стои­мость, и в настоящее время практически вся память реализуется в виде полупроводниковых микросхем.

В каждом запоминающем элементе памяти может хра­ниться один бит информации. Запоминающие элементы объединяются в ячейки памяти длиной в k- бит которые, в свою очередь, объединяются в массивы матричной структуры, состоящих из строк и столбцов. Каждая строка матрицы составляет слово памяти, а все ячейки строки выбираются общей линией, называемой линией слова, которая управляется входя­щим в состав кристалла памяти дешифратором адреса строки. Во время операции чтения информация из выбранной строки пересы­лается на выходные линии данных микросхемы. В процессе операции записи входная информация записывается в ячейки выбранной строки.

Рассмотрим организацию микросхемы памяти на 1 К (1024) бит. Память такого объема может быть организована в виде массива из 128 слов с длиной по 8 бит (Байт) каждое. Для адресации 128 слов потребуется log₂128=7 разрядов адреса. Вместе с 8-ю линиями данных при такой организации массива в микросхеме необходимо 15 внешних выводов (без учета выводов для питания и управляющих сигналов). В оптимальных (по количеству выводов) вариантах то же количество ячеек можно организовать в виде массивов 512x2 бит или 1 К х 1 бит. В последнем случае понадобится 10-разрядный адрес и одна линия данных, а, следова­тельно, 11 внешних выводов. Эта организация показана на рисунке 3.4. В ней 10-разрядный адрес делится на две части по пять разрядов в каждой, представ­ляющих адреса строки и столбца массива ячеек. Пять разрядов адреса строки выделяют одну из 32-х строк массива длиной в 32 бита, позволяя им поступать через усилители записи- чтения на мультиплексор. Пять разрядов адре­са столбца с помощью мультиплексора 32 х 1 соединяют с внешней линией данных только адресованный бит.

Рисунок 3.4- Структура микросхемы SRAM с организацией 1К х 1 бит

Современные микросхемы памяти содержат гораздо большее количество яче­ек. Микросхемы SRAM большей емкости и разрядности построены по такой же структуре, но со­держат массивы большего размера и имеют большее число внешних соединений. Например, 4-мегабитовая микросхема памяти может иметь организацию 512 К х 8 бит, для ко­торой понадобятся 19 адресных выводов и 8 выводов для ввода-вывода данных. В настоящее время выпускаются микросхемы SRAM емкостью в сотни кбит адресуемых единиц. Количество адресуемых слов микросхемы памяти оп­ределяет размер ее адресного пространства.