Организация ЭВМ и систем

Организация ЭВМ и систем

 

Содержание

1. ОБЩИЕ СВЕДЕНИЯ О ЭВМ……………………………………..

1.1 Этапы развития ЭВМ ……………………………………………..

Характеристики ЭВМ…………………………………………….

Классификация средств ЭВТ…………………………………..

Структуры ЭВМ……………………………………………………

Обобщенная структура ЭВМ………………………………………

Структура ЭВМ на основе общей шины……………………

Структура ЭВМ на основе множества шин…………………..

Контрольные вопросы……………………………………

2. АРХИТЕКТУРА КЛАССИЧЕСКОЙ ЭВМ……………………….

2.1 Принцип программного управления…………………………….

2.2 Принцип хранимой в памяти программы………………………….

2.3 Обобщенный формат команд……………………………………..

2.4 Способы адресации команд………………………………………..

2.4.1 Процессоры с принудительным порядком выполнения команд

2.4.2 Процессоры с естественной адресацией команд……………..

2.5 Способы адресации операндов…………………………..

2.5.1 Прямая адресация…………………………………….

2.5.2 Регистровая адресация …………………………………

2.5.3 Косвенная адресация ………………………………….

2.5.4 Непосредственная адресация…………………………

2.5.5 Неявная адресация…………………………

2.5.6 Относительная (базовая) адресация…………………………

2.5.7 Индексная (автоинкрементная или автодекрементная) адресация

2.6 Контрольные вопросы…………………………………………………..

3. ЗАПОРМИНАЮЩИЕ УСТРОЙСТВА ЭВМ

3.1 Основные понятия……………..

3.2 Классификация ЗУ………………………………………..

3.3 ОЗУ с произвольным доступом…………..

3.4 Организация микросхем SRAM ……………….

3.5 Организация динамической памяти …………………

3.6 Особенности микросхем синхронной динамической памяти

3.7Основные характеристики ЗУ………………………………………….

3.8 ОЗУ магазинного типа (стековая память)……………………………..

3.9 Ассоциативные ЗУ………………………………………………………

3.10 Контрольные вопросы…………………………

4. ПРИНЦИПЫ ОРГАНИЗАЦИИ ПРОЦЕССОРОВ……….

4.1 Обобщенные структуры процессоров с непосредственными и магистральными связями

4.2 Декомпозиция процессора на УА и ОУ……………….

4.3 Арифметико-логические устройства………………..

4.3.1 Классификация арифметико-логических устройств

4.3.2 АЛУ для сложения и вычитания чисел с фиксированной запятой

4.3.3 АЛУ для умножения двоичных чисел

4.3.4 Методы ускорения умножения

4.3.5 Особенности операций десятичной арифметики

4.3.6 Операции над числами с плавающей запятой

4.4 Устройства управления………………………………

4.4.1 Классификация УУ………………………..

4.4.2 Аппаратные УУ……………………….

4.4.3 Микропрограммные УУ……………………….

4.5 Структурно - функциональная организация классического процессора

4.6 Рабочий цикл процессора……………………….

4.7 Понятие о слове состояния процессора (PSW)…….

4.8 Процедура выполнения команд перехода (условного и безусловного)

4.9 Процедура выполнения команд вызова подпрограмм…….

4.10 Контрольные вопросы…………………

5. СИСТЕМЫ ПРЕРЫВАНИЯ ПРОГРАММ

5.1 Общие сведения…………………..

5.2 Характеристики систем прерываний………………

5.3 Схема выполнения процедуры прерывания….

5.4 Способы реализации систем прерываний……..

5.4.1 Схема прерывания с опросом по вектору………….

5.4.2 Прерывания с программно - управляемым приоритетом

5.5 Контрольные вопросы…………………………

6. ОРГАНИЗАЦИЯ ВВОДА – ВЫВОДА…………………………….

6.1 Общие сведения о вводе-выводе в ЭВМ……………………………….

6.2 Основные способы ввода-вывода……………………………………..

6.2.1 Программно - управляемый ввод – вывод……………………….

6.2.2 Ввод - вывод с прерыванием программы……………..

6.2.3 Ввод – вывод в режиме ПДП………………………………

6.3 Интерфейсы………………………………………………..

6.3.1 Характеристики интерфейсов………………………………

6.4 Шины интерфейсов ввода-вывода………………………………

6.4.1 Синхронные шины……………………………………..

6.4.2 Асинхронные шины………………………………

6.5 Контрольные вопросы…………………………………………….

7. ОРГАНИЗАЦИЯ ПАМЯТИ ЭВМ С МАГИСТРАЛЬНОЙ СТРУКТУРОЙ

7.1. Организация адресного пространства памяти и ввода-вывода. Изолированная и совмещенная адресные пространства……………………..

7.1.1 Изолированное адресное пространство памяти и ввода- вывода…

7.1.2. Совмещенное адресное пространство памяти и ввода- вывода…..

7.2 Организация ПЗУ.Проектирование памяти ЭВМ………………………

7.2.1. Построение постоянной памяти…………………………………..

7.3 Построение оперативной памяти на микросхемах статического типа

7.4 Построение оперативной памяти на микросхемах DRAM……………..

7.5 Память с чередованием адресов……………………………………

7.6 Регенерация динамической памяти……………………..

7.7 КЭШ-память……………………………………..

7.7.1 КЭШ прямого отображения ……………………

7.7.2 Наборно - ассоциативный КЭШ……………………….

7.8 Контрольные вопросы…………………..

8. ОРГАНИЗАЦИЯ ПК…………………………………..

8.1 Структурная схема системной платы ЭВМ IBM PC/AT 286

8.1.1 Система шин системной платы ЭВМ IBM PC/AT 286 …………

8.1.2 Состав и назначение основных устройств системной платы ЭВМ IBM PC/AT 286

8.1.2.1 Назначение и характеристики процессора и сопроцессора…..

8.1.2.2 Назначение и характеристики генераторов тактовых сигналов

8.1.2.3 Назначение шинных формирователей………………………..

8.1.2.4 Формирование управляющих сигналов и работа подсистемы памяти

8.1.2.5 Назначение и характеристики периферийных устройств системной платы

8.1.2.6 Назначение ПЗУ BIOS………………………

8.1.3 Шина ISA…………………………………………………………..

8.1.3.1 Особенности шины ISA……………………….

8.1.3.2 Основные сигналы шины ISA………………………..

8.1.3.3 Шинные циклы магистрали ISA…………………………….

8.1.3.4 Электрические и конструктивные характеристики шины ISA….

8.1.3.5 Конвейеризация шины…………………………………………….

8.2 Структурная схема системной платы ЭВМ IBM PC/AT Pentium..

8.2.1 Локальные шины ввода – вывода………………………

8.2.2 Состав и назначение основных устройств системной платы ЭВМ IBM PC/AT Pentium

8.3 Основные сигналы шинного интерфейса процессора Pentium

8.4 Организация шины PCI……………………………..

8.4.1 Общая характеристика шины PCI…………………………..

8.4.2 Основные сигналы шины………………………………..

8.4.3 Протокол шины PCI……………………………………………

8.5 Контрольные вопросы……………………………………….

1. общие сведения О эвм

Этапы развития ЭВМ

Фактически эта идея была реализована спустя более чем 100 лет, когда в 1942 г. К. Цюзе в Германии и в 1944 г. Г. Айкен в США построили… Идея программного управления вычислительным процес­сом была существенно… На протяжении более шести десятилетий электронная вычис­лительная техника бурно развивается. Появи­лись, сменяя друг…

Характеристики ЭВМ

B = 1/ tK, где tK – время выполнения одной машинной команды. Однако процессор ЭВМ… Команды в процессоре выполняются по тактам, причём длительность такта tT зависит от частоты тактового генератора fT и…

Классификация средств ЭВТ

По виду представления обрабатываемой информации электронная вычислительная техника разделяется на аналоговую и цифровую.

В аналоговых вычислительных машинах (АВМ) обрабатываемая информация представляется аналоговыми значениями величин: тока, напряжения, угла поворота некоторого механизма и т.п. АВМ обеспечивают высокое быстродействие, но не высокую точность вычислений (0,001 — 0,01). Подобные машины мало распространены. Они используются в основном в проектных и научно-исследовательских учреждениях в составе стендов по отработке новых образцов техники. По назначению их можно рассматривать как специализированные вычислительные машины.

В настоящее время под словом ЭВМ обычно понимают цифровые вычислительные машины (ЦВМ), в которых числа и другая информация представляются в виде двоичных кодов. Именно эти машины из-за их универсальности являются самой массовой вычислительной техникой.

По быстродействию ЭВМ можно разделить на:

- суперЭВМ для решения крупномасштабных вычислительных задач, для обслуживания крупнейших информационных банков данных;

- большие ЭВМ для комплектования вычислительных центров различного уровня, а также для управления сложными производственными и технологическими процессами. ЭВМ этого типа могут использоваться и для управления распределенной обработкой информации в качестве сетевых серверов;

- персональные и профессиональные ЭВМ, позволяющие удовлетворять индивидуальные потребности пользователей. На базе этого класса ЭВМ строятся автоматизированные рабочие места (АРМ) для специалистов различного уровня;

- встраиваемые микроконтроллеры, осуществляющие автоматизацию управления отдельными устройствами и механизмами.

С развитием сетевых технологий все больше начинает использоваться другой классификационный признак, отражающий место и роль ЭВМ в сети, а именно:

- мощные машины и вычислительные системы для управления сетевыми хранилищами информации;

- кластерные структуры;

- серверы;

- рабочие станции;

- сетевые компьютеры.

Мощные машины и вычислительные системы предназначаются для обслуживания крупных сетевых банков данных и банков знаний. По своим характеристикам их можно отнести к классу суперЭВМ, но в отличие от них они являются более специализированными и ориентированными на обслуживание больших потоков информации.

Кластерные структуры представляют собой многомашинные распределенные вычислительные системы, объединяющие несколько серверов. Это позволяет гибко управлять ресурсами сети, обеспечивая необходимую производительность, надежность, готовность и другие характеристики.

Серверы - это вычислительные машины и системы, управляющие определенным видом ресурсов сети. Различают файл-серверы, почтовые, коммуникационные, Web-серверы и др.

Рабочая станция ориентированна на работу профессиональных пользователей с сетевыми ресурсами. Персональная ЭВМ отличается от рабочей станции тем, что функционирует обычно в автономном режиме и предназначена в основном для непрофессиональных пользователей.

Сетевые компьютеры представляют собой упрощенные персональные компьютеры, вплоть до карманных ПК. Их основным назначением является обеспечение доступа к сетевым информационным ресурсам. Вычислительные возможности у них достаточно низкие.

 

Структуры ЭВМ

 

Обобщенная структура ЭВМ

Обобщенная структура ЭВМ приведена на рисунке 1.4.1. В состав ЭВМ входят: запоминающие устройства (ЗУ), процессор, устройства ввода и вывода… Процессор предназначен для обработки информации и управления ЭВМ в целом. Он…  

Структура ЭВМ на основе общей шины

При организации ЭВМ на основе общей шины (ОШ) взаимодействие между ее устройствами осуществляется через общую шину, к которой подключены все… Рисунок 1.4.2- Структура ЭВМ на основе ОШ

Структура ЭВМ на основе множества шин

1.4.3.1 - Структура ЭВМ на основе множества шин Поскольку общая шина работает на частоте самого медленного устройства, подключённого к ней, а память и периферийные…

Контрольные вопросы

 

Назовите основные этапы развития ЭВМ.

По каким признакам различают поколения ЭВМ?

Дайте определения быстродействия и производительности ЭВМ.

Расшифруйте термины MIPS и MFLOPS.

Какое назначение ОП и УВВ в ЭВМ?

По каким признакам классифицируются ЭВМ?

В чем различие структур ЭВМ на основе множества шин и общей шины?

В чем различие структур ЭВМ на основе множества шин и каналов ввода-вывода?

Каково назначение процессора в ЭВМ?

Перечислите достоинства ЭВМ на основе множества шин.

Недостатки ЭВМ на основе общей шины?

 

Архитектура классической ЭВМ

Принцип программного управления

Пусть, например, необходимо вычислить выражение: . Возможная программа его вычисления содержит следующие команды: 1-я команда: умножить операнд a на b;

Принцип хранимой в памяти программы

  КОП Адрес операнда   Такой тип команды оказался намного более универсальным и наряду с ранее приведенным он широко используется в…

Обобщенный формат команд

Формат одноадресной команды следующий: КОП А - адрес операнда   Формат двухадресной команды: КОП А1-адрес первого операнда А2 - адрес второго операнда …

Способы адресации команд

При размещении команд в ОП для их вызова на исполнение в процессор необходимо формировать адреса ячеек ОП, в которых они хранятся. В соответствии с методом формирования адреса команды процессоры делятся на два типа: процессоры с принудительным порядком выполнения команд (принудительной адресацией команд) и с естественным порядком выполнения команд (естественной адресацией команд).

Процессоры с принудительным порядком выполнения команд

Рисунок 2.4.1- Упрощенная структура процессора с принудительной адресацией Процесс выполнения команд процессором следующий: при включении процессора в регистр адреса (РА) заносится адрес первой…

Процессоры с естественной адресацией команд

Рисунок 2.4.2- Упрощенная структура процессора с естественной адресацией…  

Способы адресации операндов

Под способом адресации понимается правило нахождения адреса операнда (команды), по информации, заданной в команде. В современных ЭВМ используется большое число способов адресации операндов. Рассмотрим наиболее часто используемые из них.

Прямая адресация

Рисунок 2.5.1- Порядок выборки операнда при прямой адресации Длина команд с прямой адресацией велика и может составлять несколько машинных…  

Регистровая адресация

    Рисунок 2.5.2- Порядок выборки операндов при регистровой адресации: R1- адрес 1-го операнда, R2- адрес второго…

Косвенная адресация

При косвенной адресации в адресной части команды указывается адрес ячейки памяти, в которой находится адрес операнда (косвенная адресация - это…  

Непосредственная адресация

Непосредственный операнд может иметь любую длину (байт, слово, 2-е слово). Этим и определяется длина команды. Формат команды при непосредственной…  

Неявная адресация

Неявная (подразумеваемая) адресация является модификацией регистровой адресации. В команде нет явных указаний на адреса операндов, они подразумеваются, поскольку заключены непосредственно в коде операции команды. Такая команда является самой короткой. Используется в простейших микропроцессорах и микроконтроллерах.

 

Относительная (базовая) адресация

  Рисунок 2.5.6-Формирование адреса операнда при относительной адресации

Индексная (автоинкрементная или автодекрементная) адресация

   

Контрольные вопросы

Какова структура команды?

Что является признаком фоннеймановской машины?

Какие поля включает команда?

Какова структура команды машины фоннеймановского типа?

Чем определяется длина команды?

В чем заключается естественная адресация команд в ЦВМ?

В чем заключается принудительная адресация команд в ЦВМ?

Перечислите достоинства и недостатки естественной адресации?

Перечислите достоинства и недостатки принудительной адресации?

Какие существуют способы адресации операндов?

Достоинства неявной и регистровой адресации?

В чем заключается непосредственная адресация?

В чем заключается прямая адресация?

Какие преимущества косвенной адресации?

Каково назначение относительной адресации?

Каково назначение индексной адресации?

Что означает базово - индексная адресация с шагом?

Что означает базово - индексная адресация со смещением и шагом.

3. ЗАПОМИНАЮЩИЕ УСТРОЙСТВА ЭВМ

Основные понятия

Программы и обрабатываемые ими данные хранятся в оперативной памяти компьютера. Для размещения в ОП больших программ необходима память соответствующего объема, при этом скорость выполне­ния программ напрямую зависит от скорости передачи данных между процессо­ром и памятью.

Идеальная память должна обладать высокой скоростью чтения- записи информации, иметь большой объем и быть недорогой. Удовле­творить всем трем требованиям одновременно невозможно. Чем больше память и чем быстрее она работает, тем дороже она стоит.

Обычно память разрабатывается с учетом того, что данные записываются и счи­тываются не только байтами, но и словами. Само понятие длины слова, чаще всего определя­ется как количество бит, сохраняемых или считываемых за одно обращение (шинный цикл) к памяти.

Максимальный размер оперативной памяти, который может использоваться процессором, оп­ределяется разрядностью его шин адреса и данных. Если разрядность шины адреса процессора - n бит, а шины данных - k бит, то максимальный размер памяти составляет 2ⁿ k-разрядных слов. За один шинный цикл обращения к памяти в процессор пересылается k бит данных. Поэтому процессор с 16-разрядной шиной адреса, может адресовать память объемом до 2¹⁶ - 64 К k-разрядных слов, процессор, генерирующий 32-раз­рядные адреса, может использовать память объемом до 2³² = 4 Г k-разрядных слов, а для процессоров с 40-разрядными адресами доступна память объемом до 2⁴⁰ = 1 Т единиц памяти.

Кроме шин адреса и данных для обмена информацией процессора и памяти используется шина управления. В простейшем случае она должна содержать линию для управления типом передачи данных: чтение или запись- Чт/Зп (Read/Write# - R/W#), которая часто дополняется линией готовности памяти к обмену (RDY или REDY). Могут использоваться и другие линии, с помощью которых, например, задается количество пересылаемых за один шинный цикл байт данных. Соединение процессора и ОП схематически показано на рисунке 3.1.

 

 

Рисунок 3.1- Организация связи ОП с процессором

 

Чтобы считать данные из ОП, процессор сначала выставляет адрес на шину адреса и устанавливает (с некоторой задержкой) линию R/W# в состояние “Лог. 1”. В ответ память помещает содержимое адресованной ячейки на линии данных и сообщает об этом процессору активизацией сигнала RDY. После получе­ния сигнала RDY k-разрядное слово с шины данных вводится в процессор.

Для того чтобы записать данные в память, процессор выставляет адрес на ША, а данные- на ШД после чего устанавливает линию R/W# в состояние “Лог. 0” (знак # показывает, что активным уровнем сигнала W является “Лог. 0” или низкий уровень), указывая таким образом, что выполняется операция записи в память.

Если в операциях чтения (записи) производится обращение по последовательным ад­ресам ОП, может быть выполнена операция блочной (пакетной) пересылки, при которой за один шинный цикл осуществляется пересылка нескольких (обычно 4-х) k-разрядных слов. При пакетных передачах повышается скорость обмена, при этом можно ограничиться выдачей на ША только адреса первого слова пакета.

Классификация ЗУ

При разработке системы памяти ЭВМ приходится решать противоречивую задачу создания памяти требуемой емкости и быстродействия при приемлемой стоимости. При этом наиболее оптимальными оказываются системы памяти, построенные по иерархическому признаку. Современные иерархические ЗУ подразделяются на сверхоперативные, КЭШ- память, оперативные и внешние (см. рисунок 3.2).

 

 

 

Рисунок 3.2- Иерархическая структура ЗУ

 

Сверхоперативная память обычно входит в состав процессора, выполняется на его элементной базе и обеспечивает повышение быстродействия ЭВМ в целом. Она состоит из небольшого количества (до нескольких десятков) регистров общего назначения (РОН), в связи с чем команды процессора, использующие РОНы, имеют малый длину благодаря укороченному полю адреса. Вследствие этого длина программ сокращается.

Необходимость введения сверхоперативной памяти в состав процессора обусловлено тем, что процессор обрабатывает команды и данные быстрее, чем они выбира­ются из памяти. Время доступа процессора к командам и данным, размещенным в памяти, является узким местом системы в целом. Использование РОН для промежуточного хранения тех данных, которые необходимы при выполнении следующих команд программы, уменьшают количество обращений к памяти и, как следствие, уменьшают время выполнения всей программы.

Другим способом сокращения времени доступа к информации является использо­вание кэш-памяти. Это быстрая память небольшого объема (несколько десятков или сотен килобайт), расположена меж­ду основной памятью ЭВМ и процессором. В ней хранятся копии тех участков оперативной памяти с программами и данными, которые интенсивно используются процессором в текущий момент времени. Территориально кэш- память может находиться внутри или вне кристалла процессора. Обмен между процессором и внешней кэш- память осуществляется несколько медленнее обмена с внутренней. Это обусловлено тем, что внешняя кэш- память реализуется на менее быстрой элементной базе и обращение к ней осуществляется через шину процессора.

Кэш- память реализуется на статической памяти с произвольным доступом (SRAM- Static Random Access Memory). Роль запоминающего элемента в статической памяти выполняет электронный триггер.

Оперативная память является основной памятью машины. В ОП хранятся копии запускаемых программ, а также данные, подлежащие обработке. Для уменьшения габаритов и стоимости ОП в настоящее время выполняется в основном на микросхемах динамической памяти (DRAM- Dynamic RAM).

Cтековая память используется в ЭВМ для запоминания содержимого регистров процессора, при этом стековая память входит либо в состав процессора, либо под нее отводится часть ОП.

Важным звеном в иерархии ЗУ является внешняя память. Назначение внешнего ЗУ - хранение больших массивов информации. Внешние запоминающие устройства (ВЗУ) чаще всего выполняются на магнитных и оптических дисках, а также ленточных накопителях.

Первые два типа ВЗУ называют устройствами прямого доступа (циклического доступа). Магнитные и оптические поверхности этих устройств непрерывно вращаются, благодаря чему обеспечивается быстрый доступ к хранимой информации (время доступа этих устройств составляет от нескольких мс до десятка мс). Накопители на магнитных лентах (МЛ) называют устройствами последовательного доступа, из-за последовательного просмотра участков носителя информации (время доступа этих устройств составляет от нескольких секунд до нескольких минут).

 

ОЗУ с произвольным доступом

В оперативных ЗУ с произвольным доступом (Random Access Memory - RAM) запись или чтение осуществляется по адресу, указанному регистром адреса (РА).…      

Организация динамической памяти

Разделение полного адреса, выдаваемого процессором, и последовательную выдачу его на микросхему памяти осуществляет мультиплексор, входящий в схему… Временные диаграммы ввода адреса запоминающего элемента в микросхемы DRAM…  

Особенности микросхем синхронной динамической памяти

Результатом дальнейшего развития технологий DRAM стало создание синхронных DRAM (Synhronous DRAM или SDAM). Они получили это название потому, что… В состав SDRAM включают встроенную схему регенерации, которая содержит счетчик… Конструктивно память SDRAM выполняется в виде модулей DIMM с разрядностью 64 бита и емкостью до 256 Мбайт.

Основные характеристики ЗУ

2. Время обращения к памяти. Существует два вида времени обращения к памяти: при чтении и при записи. Их значения могут быть различными из-за того,… Время обращения при чтении: ,

ОЗУ магазинного типа (стековая память)

Cтековая память широко используется в ЭВМ для запоминания содержимого регистров процессора (контекста прерываемой программы), при обработке запросов… Магазинная (стековая) память организуется по принципу “Последний пришел,…  

Рисунок 3.8.1- Организации стековой памяти

 

В первом типе памяти новое слово заносится в верхнюю ячейку, ранее занесенные данные проталкиваются вниз. При считывании наоборот, последнее слово выталкивается вверх первым.

В случае организации типа FIFO новое слово заносится в верхнюю ячейку, ранее записанные слова выталкиваются вниз.

Для адресации стека используется специальный регистр адреса, который называют указателем стека УС (Steak Pointer- SP). Чаще используют память типа “последний пришел, первый вышел”. Организуется следующим образом (см. рисунок 3.8.2):

 

Рисунок 3.8.2- Адресация стека типа LIFO с помощью УС

Перед началом работы в указатель стека заносится адрес ячейки ОП, в которую будет записываться первое слово (или байт). Дальнейшая адресация осуществляется автоматически путем увеличения или уменьшения адреса на единицу при выполнении операций записи стека (команда PUSH) или его чтения (команда POP). Физический же процесс записи и считывания данных происходит точно так же, как в обычной памяти с произвольным доступом.

Возможные изменения состояния УС стековой памяти типа LIFO при записи- чтении показаны на следующем рисунке:

Рисунок 3.8.3- Изменение состояния УС при записи и чтении стековой памяти типа LIFO

В результате правильного выполнения операций сохранения - восстановления регистров процессора, когда число записанных и считанных слов равны, стек приходит в исходное состояние. В том случае, когда число слов, записанных в стек и считанных из стека не равны, может произойти сбой в работе программы. Следует отметить, что верхушка стека при такой организации всегда остается пустой.

 

Ассоциативные ЗУ

     

Контрольные вопросы

По каким признакам классифицируются запоминающие устройства?

Назначение ВЗУ и СОЗУ?

Назовите признаки ЗУ прямого и последовательного доступов?

Расшифруйте сокращения ПЗУ и ЗУПВ.

Перечислите основные характеристики ЗУ.

Что такое “Цикл памяти”?

Каковы преимущества ЗУ с произвольной выборкой?

Перечислите основные узлы ЗУПВ.

Какова организация стековых ЗУ и где они применяются?

Что общего в работе стековой памяти типов LIFO и FIFO?

В чем заключается принцип действия ассоциативных ЗУ?

 

4. ПРИНЦИПЫ ОРГАНИЗАЦИИ ПРОЦЕССОРОВ

Обобщенные структуры процессоров с непосредственными и магистральными связями

- организация обращений в ОП за командами и операндами; - дешифрация и выполнение команд; - инициация работы периферийных устройств;

Декомпозиция процессора на УА и ОУ

Рисунок 4.2- Разделение процессора на УА и АЛУ автоматическое выполнение команд программы. Управляющие сигналы Y={y1,y2… yn} вырабатываются устройством управления в…

АЛУ для сложения и вычитания чисел с фиксированной запятой

Алгоритмы выполнения в АЛУ арифметических операций зависят от того, в каком виде хранятся в памяти ЭВМ отрицательные числа - в прямом или… Алгоритм сложения двоичных чисел с фиксированной запятой, при использовании… На рис. 4.3.2 представлена упрощённая структурная схема АЛУ для операций сложения и вычитания n-разрядных (нулевой…

Методы ускорения умножения

Дополнительные затраты оборудования при реализации логических методов ускорения умножения не зависят от разрядности операндов. Усложняется в… К аппаратурным методам ускорения умножения относятся ускорение выполнения… Среди логических методов наиболее распространены в настоящее время методы, позволяющие за один шаг умножения…

Особенности операций десятичной арифметики

Рассмотрим, каким образом можно выполнить сложение двоично-десятичных кодов. Пусть необходимо сложить модули двух двоично-десятичных чисел X и Y.… Складывая Х6 и Y по правилам двоичного сложения, полу­чаем результат Z'. В Z'… Если результат сложения в i-м разряде X [i] + Y[i] + Р [i] >= 10, где Р [i] - десятичный перенос в i-й разряд, то…

Операции над числами с плавающей запятой

Арифметические операции над числами с плавающей запя­той более сложны, чем операции над числами с фиксированной запятой. Алгоритм сложения и вычитания чисел с плавающей запятой выглядит следующим образом:

1.Производится выравнивание порядков чисел. Порядок
меньшего (по модулю) числа принимается равным порядку
большего, а мантисса меньшего числа сдвигается вправо на
число разрядов, равное разности порядков чисел.

2. Производится сложение (вычитание) мантисс, в результа­те чего получается мантисса суммы (разности).

3. Порядок результата принимается равным порядку большего числа.

4. Полученная сумма (разность) нормализуется.
Выравнивание порядков начинается с их сравнения. Мантисса числа с меньшим порядком при выравнивании сдвигается впра­во на число разрядов, равное разности порядков.

Сложение (вычитание) мантисс производится по правилам сложения (вычитания) чисел с фиксированной запятой.

При умножении чисел с плавающей запятой порядки сомножителей складываются, а мантиссы перемножаются. Произведение нормализуется, и ему присваивается знак плюс, если сомножители имеют одинаковые знаки, и знак минус, если знаки разные.

Если мантисса множимого или множителя равна 0, то про­изведению можно присвоить значение 0 без выполнения умно­жения мантисс. Если при суммировании порядков возникло переполнение и порядок отрицательный, то это означает, что произведение меньше минимального представляемого в маши­не числа, и в качестве результата операции может быть записан 0 без перемножения мантисс.

Если при суммировании порядков возникает переполнение и порядок положительный, может оказаться, что результат все-таки находится в диапазоне чисел, представляемых в машине, так как при умножении мантисс возможно нарушение норма­лизации вправо, и после нормализации мантиссы переполнение в порядке может исчезнуть.

При делении чисел с плавающей запятой мантисса частного равна частному от деления мантиссы делимого на мантиссу де­лителя, а порядок частного - разности порядков делимого и делителя. Частное нормализуется, и ему присваивается знак плюс, если делимое и делитель имеют одинаковые знаки, и знак минус, если разные.

Если делимое равно 0, то в частное может быть записан 0 без выполнения деления. Если при вычитании порядков обра­зовалось переполнение с положительным знаком или если де­литель равен 0, то деление не производится и формируется сиг­нал прерывания.

При делении нормализованных чисел с плавающей запятой может оказаться, что мантисса делимого больше мантиссы де­лителя, и мантисса частного образуется с переполнением. Для устранения этого явления перед делением мантисс нарушают нормализацию делителя сдвигом на разряд влево. Тогда нару­шения нормализации частного влево не возникает.

Устройства управления

Классификация УУ

Устройство управления (УУ) управляет работой процессора, обеспечивая автоматическое выполнение команд программы. Выполнение команды процессором представляет собой последовательность следующих действий (иногда называемых машинными циклами):

- выборка команды из памяти и ее декодирование (дешифрация кода операции);

- формирование адреса следующей команды;

- формирование исполнительного адреса операнда и выборка его из памяти;

- исполнение операции и запись результата в память.

Для выполнения каждого машинного цикла необходим ряд управляющих сигналов, формируемых устройством управления.

В зависимости от способа формирования управляющих сигналов различают два основных типа УУ:

- аппаратные (с жесткой или схемной логикой);

- микропрограммные (с хранимой в памяти логикой).

В аппаратных УУ для каждой операции, задаваемой кодом операции команды, строится набор схем, которые в нужных тактах формируют соответствующие управляющие сигналы.

В УУ с микропрограммным управлением каждой операции соответствует набор микрокоманд, хранимых в памяти микрокоманд. Каждая микрокоманда несет информацию о микрооперациях, подлежащих выполнению в течение машинного такта и указания, какая микрокоманда должна быть выбрана из памяти следующей. Последовательность микрокоманд, выполняющая одну машинную команду или некоторую процедуру, образует микропрограмму.

 

Аппаратные УУ

Рисунок 4.4.2.1- Схема блока формирования сигналов управления переходит из одного состояния в другое, определяемое содержи­мым регистра команды, кодами условий и внешними…

Микропрограммные УУ

Идея заинтересовала многих конструкторов ЭВМ, но на момент возникновения она была нереализуема, поскольку требовала использования быстрой памяти… Структура блока микропрограммного управления (БМУ) с принудительной адресацией…

Рабочий цикл процессора

- основные (арифметические, логические, пересылочные операции); - передачи управления; - ввода-вывода;

Понятие о слове состояния процессора

Содержимое регистров, обеспечивающих восстановление состояния вычислительного процесса, составляет слово состояния программы или процессора ССП… Чаще всего в информацию о состоянии процессора включают содержимое счетчика…

Процедура выполнения команд перехода (условного и безусловного)

    условных и безусловных переходов.   Рисунок 4.8- Формат команд условного и безусловного переходов

Контрольные вопросы

Перечислите функции процессора.

Каковы функции РК и СчК в процессоре?

Назначение АЛУ процессора?

Что дает введение в состав АЛУ РОНов?

Назначение УУ процессора?

Основное отличие между аппаратными и микропрограммными УУ?

Назначение РАМК УУ?

Перечислите основные узлы блока микропрограммного управления.

Опишите последовательность выполнения команды пересылки данных между РОН, используя структуру процессора с микропрограммным управлением.

Что такое ССП (PSW)?

Опишите процедуру выполнения команд условного и безусловного переходов.

Опишите процедуру выполнения команды вызова подпрограммы.

Какое основное отличие процедур выполнения команд вызова подпрограмм и выполнения команд условного и безусловного переходов?