рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

АЛУ для сложения и вычитания чисел с фиксированной запятой

АЛУ для сложения и вычитания чисел с фиксированной запятой - раздел Компьютеры, Организация ЭВМ и систем Операция Сложения В Алу Обычно Сводится К Арифметическому Сложению Кодов Чисе...

Операция сложения в АЛУ обычно сводится к арифметическому сложению кодов чисел путём применения инверсных кодов - дополнительного или обратного для представления отрицательных чисел. Обратный код имеет два представления нуля (+0, -0), что затрудняет анализ результата операции. Поэтому чаще используется дополнительный код.

Алгоритмы выполнения в АЛУ арифметических операций зависят от того, в каком виде хранятся в памяти ЭВМ отрицательные числа - в прямом или дополнительном. В последнем случае сокращается время выполнения операции за счёт исключения преобразования получаемого в АЛУ дополнительного кода отрицательного результата в прямой код, при этом несколько усложняется операция умножения.

Алгоритм сложения двоичных чисел с фиксированной запятой, при использовании дополнительного кода для представления отрицательных чисел, заключается в следующем. Производится сложение двоичных кодов, включая разряды знаков. Если при этом возникает перенос из знакового разряда суммы при отсутствии переноса в этот разряд, или возникает перенос в знаковый разряд при отсутствии переноса из разряда знака, то происходит переполнение разрядной сетки. Такой результат получается как при отрицательной, так и положительной суммах. Если нет переносов из знакового и в знаковый разряд суммы или есть оба эти переноса, то переполнения нет. Если получен 0 в знаковом разряде, то сумма положительна и представлена в прямом коде. Если получена 1 в знаковом разряде, то сумма отрицательна и представлена в дополнительном коде.

На рис. 4.3.2 представлена упрощённая структурная схема АЛУ для операций сложения и вычитания n-разрядных (нулевой разряд знаковый) двоичных чисел с фиксированной запятой. Предполагается, что отрицательные числа хранятся в памяти в дополнительном коде.

 

Рисунок 4.3.2- Структура АЛУ для операций сложения и вычитания

 

В состав АЛУ входят n-разрядный параллельный комбинационный сумматор См, регистр сумматора РгСМ, входные регистры сумматора РгA и РгB, входной регистр АЛУ Рг1.

Операнды читаются из оперативной памяти и поступают в АЛУ по входной ШД (в дальнейшем- ШВХ). Для рассматриваемой структуры АЛУ положительные числа должны быть представлены прямым кодом, а отрицательные - дополнительным. Первый операнд размещается в РгB (первое слагаемое или уменьшаемое), а второй в РгА (второе слагаемое или вычитаемое); Рг1 связан с РгA цепями прямой и инверсной передачи кода. Прямая передача используется при операции сложения, а инверсная - при операции вычитания. Результат операции выдается из АЛУ в оперативную память по выходной ШД (в дальнейшем- ШВЫХ).

При выполнении операции в АЛУ помимо результата операции формируется код признака результата ПР, который, например, может принимать следующие значения :

 

Результат операции Признак результата (ПР)
<0
>0
Переполнение

 

Примем, что код признака результата формируется комбинационной схемой выделения признаков СхПр, на входы которой поступают сигналы, соответствующие значениям всех разрядов сумматора, а также сигналы переносов из знакового разряда ПнСм[0] и в знаковый из старшего цифрового разряда ПнСм [1]. Признак переполнения (ПР=11) формируется, если булева функция ПнСм[0]ПнСм[1]vПнСм[0]ПнСм[1]=1.

Признак нулевого значения результата (ПР=00)формируется если

.

Условия выработки признаков положительного и отрицательного результатов имеют соответственно вид:

См[0](ПнСм[0]ПнСм[1]vПнСм[0]ПнСм[1]);

См[0](ПнСм[0]ПнСм[1]vПнСм[0]ПнСм[1]).

При выполнении операции сложения поступившие в АЛУ коды операндов находятся во входных регистрах РгВ и РгА сумматора. Код суммы формируется на выходах схемы СМ и фиксируется в регистре сумматора РгСм.

Операция вычитания операнда Y из операнда X Z=X-Y=X+(-Y) сводится к изменению знака вычитаемого Y и последующим применением операции сложения к операндам X и (). Изменению знака соответствует следующая процедура: принятый в Рг1 код числа передается в РгA по цепи инверсной передачи кода (линия с кружком на рисунке 4.3.2), а при сложении осуществляется подсуммирование 1 в младший разряд сумматора.

Передачи информации в регистрах АЛУ производятся отдельными микрооперациями, инициируемыми показанными на рис. 4.3.2 управляющими сигналами yi. Например, слово из Рг1 в РгА может быть передано в прямом (управляющий сигнал y3) или в инверсном (управляющий сигнал y4) кодах. Пусть для рассматриваемого АЛУ имеется набор следующих микроопераций:

y1: Pr B := ШВХ; прием 1-го операнда в Рг В с входной ШД.

y2: Pr 1 := ШВХ; прием 2-го операнда в Рг 1 с входной ШД.

y3: Pr A := Pr 1; прямая передача 2-го операнда из Рг1 в РгА.

y4: ; инверсная передача 2-го операнда из Рг1 в РгА.

y5: CM := CM+1;

y6: Pr CM := CM; передача результата из сумматора в Рг СМ.

y7: РгПр := Cx.Пр.; регистру признаков присвоить значение признака результата.

y8: ШВЫХ := Pr CM; передача результата из РгСМ на выходную ШД.

Ниже приведены описания микропрограмм сложения и вычитания на языке регистровых передач, причем микрооперация y7 состоит в выдаче в регистр признаков (находится в управляющем устройстве) кода признака и в формировании запроса прерывания при переполнении разрядной сетки.

Микропрограмма сложения :

y1: Pr B := ШВХ; прием 1-го операнда в Pr B.

y2: Pr 1 := ШВХ; прием 2-го операнда в Pr 1.

y3: Pr A:= Pr 1; прямая передача 2-го операнда в РгА.

y6: Pr См:= Pr A + Pr B.

y7: РгПр:=СхПр; регистру признаков присваивается значение полученного признака результата, причем если Пр = 11, то прерывание программы по переполнению, иначе

y8: ШВЫХ := Pr См.

Микропрограмма вычитания :

y1: Pr B := ШВХ

y2: Pr 1 := ШВХ

y4:

y5: Pr См := Pr A + Pr B +1

y7: РгПр:=СхПр

Если Пр = 11, то прерывание программы по переполнению, иначе

y8: ШВЫХ := Pr См

 

4.3.3 АЛУ для умножения двоичных чисел

В ЭВМ операция умножения чисел с фиксированной запя­той сводится к последовательности опе­раций сложения и сдвига. Произведение двух (n- 1)- разрядных чисел может иметь до 2 (n - 1) значащих разрядов, поэтому для выполнения операции умножения целых чисел в АЛУ необходимо предусмотреть возможность форми­рования произведения, имеющего двойную, по сравне­нию с сомножителями, длину. В ЭВМ, в которых числа с фик­сированной запятой являются дробями, младшие n- 1 разрядов произведения часто отбрасываются, при этом при отбрасы­вании может производиться операция округления произве­дения.

Для выполнения умножения АЛУ должно содержать ре­гистры множимого, множителя и сумматор ча­стичных произведений, в котором путем соответствую­щей организации передач производится последовательное сум­мирование частичных произведений.

Операция умножения состоит из n циклов, где n- число ци­фровых разрядов множителя. В каждом цикле анали­зируется очередная цифра множителя, и если она равна 1, то к сумме частичных произведений прибавляется множимое, в противном случае прибавление не происходит. Цикл завершается сдвигом множимого относительно суммы частичных произведений либо сдвигом суммы частичных произведений относительно непо­движного множимого.

В зависимости от способа формирования суммы частичных произведений различают четыре основных метода выполнения умножения и соответственно че­тыре структуры АЛУ для этой операции.

1. Умножение, начиная с младших разрядов множителя, со сдвигом суммы частичных произведений вправо и при непо­движном множимом (см. рисунок 4.3.3.1).

Рисунок 4.3.3.1- Метод умножения, начиная с младших разрядов множителя со сдвигом суммы частичных произведений вправо

Регистр множителя и сумматор частичных произведений при этом должны иметь цепи сдвига вправо. Регистр множи­мого может не иметь цепей сдвига.

Последовательность действий в каждом цикле выполнения умножения определяется младшим разрядом регистра множи­теля, куда последовательно одна за другой поступают цифры множителя.

Поскольку по мере сдвига множителя вправо старшие раз­ряды регистра множителя освобождаются, он может быть ис­пользован для хранения младших разрядов произведения, поступающих из младшего разряда сумматора частичных про­изведений по мере выполнения умножения. Для этого при выполнении сдвига младший разряд регистра сумматора ча­стичных произведений соединяется со старшим разрядом реги­стра множителя. После выполнения умножения старшие раз­ряды произведения находятся в регистре сумматора, млад­шие — в регистре множителя.

При данном методе умножения все три регистра имеют одинаковую длину, равную числу разрядов сомножителей. Этот метод умножения нашел наибольшее применение в ЭВМ.

2. Умножение, начиная с младших разрядов множителя, при сдвиге множимого влево и неподвижной сумме частичных произведений (см. рисунок 4.3.3.2).

 

Рисунок 4.3.3.2- Метод умножения, начиная с младших разрядов множителя, при сдвиге множимого влево

Регистр множителя при этом должен иметь цепи сдвига вправо, регистр множимого — цепи сдвига влево, а сумматор частичных произведений не содержит цепей сдвига.

Последовательность действий определяется, как и в первом варианте, младшим разрядом регистра множителя.

При этом методе регистр множимого и сумматор ча­стичных произведений должны иметь двойную длину. Этот ме­тод требует больше оборудования, но никаких преимуществ не дает, и поэтому применение его нецелесообразно.

3. Умножение, начиная со старших разрядов множителя, при сдвиге суммы частичных произведений влево и неподвиж­ном множимом (см. рисунок 4.3.3.3).

Рисунок 4.3.3.3- Метод умножения, начиная со старших разрядов множителя при сдвиге суммы частичных произведений влево

Регистр множителя и сумматор частичных произведений должны иметь цепи сдвига влево. Регистр множимого не имеет цепей сдвига. Последовательность действий в каждом цикле выполнения умножения определяется старшим разрядом регистра мно­жителя.

При использовании этого метода сумматор частичных произведений дол­жен иметь двойную длину. Данный метод требует дополни­тельного по сравнению с первым методом оборудования. Не­смотря на это, он применяется в некоторых АЛУ, так как позволяет без дополнительных цепей сдвига выполнять и деление.

Для выполнения операций деления в АЛУ, реализующем первый метод умножения, необходимы дополнительные цепи сдвига влево в регистре множимого (частного) и в сумматоре частичных произведений (разностей).

4. Умножение, начиная со старших разрядов множителя, при сдвиге вправо множимого и неподвижной сумме ча­стичных произведений (см. рисунок 4.3.3.4).

Рисунок 4.3.3.4- Метод умножения, начиная со старших разрядов множителя при сдвиге вправо множимого

 

Регистр множителя должен иметь цепи сдвига влево, ре­гистр множимого - цепи сдвига вправо. Сумматор частичных произведений не имеет цепей сдвига. Последовательность дей­ствий на каждом шаге умножения определяется старшим раз­рядом регистра множителя.

При этом методе умножения и регистр множимого, и сум­матор частичных произведений должны иметь двойную длину. Однако, как и третий метод, он не требует дополнительных це­пей сдвига для выполнения деления.

При четвертом методе, в котором сумма частичных про­изведений неподвижна, можно совмещать во времени опе­рации сдвига и сложения и за этот счет увеличить быстро­действие АЛУ при выполнении умножения (а также деления).

Если необходимо образование произведения двойной длины, например, при операциях с целыми числами, наиболее экономичным является первый из рассмотренных методов ум­ножения, так как он позволяет использовать все регистры оди­нарной длины.

Если в результате умножения достаточно иметь произведе­ние одинарной длины, то целесообразно использовать либо первый, либо четвертый метод умножения. При использовании первого метода требуется введение дополнительных цепей сдвига для реализации деления, а при использовании четверто­го метода необходимо удлинение сумматора. Выбор одного из этих методов умножения определяется соотношением затрат оборудования на реализацию цепей сдвига и дополнительных разрядов сумматора.

При образовании произведений одинарной длины простое отбрасывание младших разрядов вносит погрешность, которая будет накапливаться, так как произведение будет всегда вычис­ляться с недостатком. Поэтому для повышения точности вы­числений часто производят округление результата умножения, вследствие чего погрешность становится знакопеременной.

Для округления произведения длина сумматора частичных произведений обычно увеличивается на один разряд. После образования произведения к этому дополнительному разряду прибавляется 1. Если дополнительный разряд произведения был равен 0, то произведение в основных разрядах сумматора получается с недостатком. Если дополнительный разряд был равен 1, то в результате переноса 1 из дополнительного разря­да к основным разрядам сумматора добавляется единица и произведение получается с избытком, при этом максимальное значение погрешности произведения равно половине 1 младшего разряда.

Следует отметить, что при любом методе умножения операция обычно начинается с анализа на 0 сомножителей. При равен­стве нулю хотя бы одного сомножителя умножение не про­изводится, а произведению присваивается нулевое значение.

Рассмотрим алгоритм наиболее распространенного метода умножения целых чисел, начиная с младших разрядов, со сдвигом суммы частичных произведений вправо.

1. Берутся модули от сомножителей (числа представляются без знака).

2. Исходное значение суммы частичных произведений принимается равным 0.

3. Если анализируемая цифра множителя равна 1, то к сум­ме частичных произведений прибавляется множимое; если эта цифра равна 0, прибавление не производится.

4. Производится сдвиг суммы частичных произведений вправо на один разряд.

5. Пункты 3 и 4 последовательно выполняются для всех цифровых разрядов множителя, начиная с младшего.

6. Произведению присваивается знак плюс, если знаки со­множителей одинаковы, в противном случае — знак минус.

Деление в ЭВМ обычно сводится к выполнению последова­тельности вычитаний делителя сначала из делимого, а затем из образующихся в процессе деления частичных остатков, и сдвига частичных остатков.

 

– Конец работы –

Эта тема принадлежит разделу:

Организация ЭВМ и систем

Содержание.. общие сведения о ЭВМ этапы развития ЭВМ характеристики ЭВМ..

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: АЛУ для сложения и вычитания чисел с фиксированной запятой

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Этапы развития ЭВМ
Идея использования программного управления для по­строения устройств, автоматически выполняющих арифмети­ческие вычисления, была впервые высказана английским мате­матиком Ч. Бэббиджем в 1833 г. Одн

Характеристики ЭВМ
Важнейшими характеристиками ЭВМ являются быстродействие и производительность. Эти характеристики тесно связаны. Быстродействие характеризуется числом команд, выполняемых ЭВМ за одну секунду. Быстро

Обобщенная структура ЭВМ
  Обобщенная структура ЭВМ приведена на рисунке 1.4.1. В состав ЭВМ входят: запоминающие устройства (ЗУ), процессор, устройства ввода и вывода (УВВ). Процессор предназначен д

Структура ЭВМ на основе общей шины
  При организации ЭВМ на основе общей шины (ОШ) взаимодействие между ее устройствами осуществляется через общую шину, к которой подключены все устройства, входящие в состав ЭВМ.

Структура ЭВМ на основе множества шин
По такому принципу построены современные компьютеры. На рисунке 1.4.3.1 показана 2-х шинная структура ЭВМ, в которой выделена одна шина для памяти, а вторая шина используется для подключения устрой

Принцип программного управления
Принцип программного управления заключается в том, что алгоритм вычислений (например, вычисление некоторого выражения) представляется в виде упорядоченной последовательности команд, преобразующих и

Принцип хранимой в памяти программы
Принцип хранимой в памяти программы был предложен Дж. фон Нейманом в 1945 году. Этот принцип стал основой современных машин. В соответствии с этим принципом команды хранятся в памяти, также как и д

Обобщенный формат команд
Команды в ЦВМ могут быть одноадресными, двухадресными и трехадресными (в машинах с так называемой естественной адресацией команд). Формат одноадресной команды следующий:

Процессоры с принудительным порядком выполнения команд
Упрощенная структура процессора с принудительной адресацией команд приведена на рисунке 2.4.1. Рису

Процессоры с естественной адресацией команд
Упрощенная структура процессора с естественной адресацией команд приведена на рисунке 2.4.2. Рисуно

Прямая адресация
    При прямой адресации

Регистровая адресация
    Регистровая адресация

Косвенная адресация
  При косвенной адресации в адресной части команды указывается адрес ячейки памяти, в которой находится адрес операнда (косвенная адресация - это адресация адреса). Косвенный

Непосредственная адресация
В поле адреса команды находится не адрес, а сам операнд. В отличие от других типов адресации, при выполнении команд с непосредственной адресацией отсутствует дополнительный цикл обращения в память

Относительная (базовая) адресация
Адрес операнда определяется как сумма содержимого адресного поля команды и некоторого числа, называемого базовым адресом. Базовый адрес является косвенным. Для указания его адреса в команде предусм

Индексная (автоинкрементная или автодекрементная) адресация
При обработке больших массивов данных, выбираемых последовательно друг за другом, нет смысла каждый раз обращаться в память за новым адресом.Для этого достаточно автоматически менять содержимое спе

ОЗУ с произвольным доступом
  В оперативных ЗУ с произвольным доступом (Random Access Memory - RAM) запись или чтение осуществляется по адресу, указанному регистром адреса (РА). Информация, необходимая дл

Организация динамической памяти
Структура микросхем динамической памяти (DRAM) в целом близка к структуре микросхем статической памяти. Однако для уменьшения количества выводов в микросхемах динамической памяти используетс

Особенности микросхем синхронной динамической памяти
Описанная динамическая память управляется в асинхронном ре­жиме. Она тактируется только управляющими сигналами RAS и CAS и момент готовности микросхемы к обмену информацией с процессо

Основные характеристики ЗУ
1. Емкость памяти. Является важнейшей характеристикой ЗУ любого типа. Она определяет максимальное количество информации, которое может в ней храниться. Емкость может измеряться в битах, байтах или

ОЗУ магазинного типа (стековая память)
  Cтековая память широко используется в ЭВМ для запоминания содержимого регистров процессора (контекста прерываемой программы), при обработке запросов на прерывания и вызове подпрогра

Ассоциативные ЗУ
Всовременных вычислительных системах широкоиспользуются операция поиска информации. При использовании обычной памяти с адресным принципом доступа к данным эта операция занимает много времени, поско

Обобщенные структуры процессоров с непосредственными и магистральными связями
Основными функциями процессора являются: - организация обращений в ОП за командами и операндами; - дешифрация и выполнение команд; - инициация работы периферийных устройс

Декомпозиция процессора на УА и ОУ
Основу процессора составляют устройство управления (УУ) и арифметическое устройство (арифметико-логическое устройство- АЛУ) (см. рисунок 4.2). Устройство управления реализует функции управления ход

Методы ускорения умножения
Методы ускорения умножения делятся на аппаратурные и логические. Как те, так и другие требуют дополнительных затрат оборудования. При использовании аппаратурных методов дополнительные затраты обору

Особенности операций десятичной арифметики
Арифметические операции над десятичными числами (сло­жение, вычитание, умножение, деление) выполняются аналогич­но операциям над целыми двоичными числами. Основой АЛУ десятичной арифметики является

Аппаратные УУ
Управляющие устройства с жесткой логикой представляют собой логические схемы, вырабатывающие распределенные во времени управляющие сигналы. В отличие от управляющих устройств с хранимой в памяти ло

Микропрограммные УУ
Альтернативой аппаратного способа реализации УУ является микро­программное управление, согласно которому сигналы генерируются программой, подобной программе, написанной на машинном языке для ЭВМ. Э

Рабочий цикл процессора
Функционирование процессора состоит из повторяющихся рабочих циклов, каждый из которых соответствует выполнению либо целой команды, либо её части. Завершив рабочий цикл процессор переходит к выполн

Понятие о слове состояния процессора
В ходе функционирования процессора постоянно меняется состояние его внутренних регистров. Сигнал “Запрос на прерывание”, а также команда “Вызов подпрограммы” приводят к прекращению выполнения основ

Процедура выполнения команд перехода (условного и безусловного)
При естественной адресации адрес следующей команды получается из адреса выполняемой команды увеличением его на шаг адресации (1, 2, 4 и т.д. в зависимости от количества байт в команде). Производитс

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги