рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Декомпозиция процессора на УА и ОУ

Декомпозиция процессора на УА и ОУ - раздел Компьютеры, Организация ЭВМ и систем Основу Процессора Составляют Устройство Управления (Уу) И Арифметическое Устр...

Основу процессора составляют устройство управления (УУ) и арифметическое устройство (арифметико-логическое устройство- АЛУ) (см. рисунок 4.2). Устройство управления реализует функции управления ходом вычислительного процесса, обеспечивая

Рисунок 4.2- Разделение процессора на УА и АЛУ

автоматическое выполнение команд программы. Управляющие сигналы Y={y1,y2… yn} вырабатываются устройством управления в соответствии с КОП поступившей в процессор команды. Эти сигналы необходимы для выполнения операций в арифметическом устройстве. Каждый управляющий сигнал соответствует выполняемой микрооперации на некотором такте работы процессора. Сигналы U={u1, u2… un} оповещают устройство управления о ходе выполнения операции в АУ. Такое представления процессора хорошо согласуется с теорией автоматов, при котором всякий автомат состоит из управляющего автомата и операционного устройства. Управляющее устройство может быть задано как автомат Мура или Мили.

 

4.3 Арифметико- логические устройства

4.3.1 Классификация арифметико-логических устройств

Арифметико-логические устройства (АЛУ) предназначаются для выполнения арифметических и логических преобразований над операндами.

По способу действия над операндами АЛУ делятся на последовательные и параллельные. В последовательных АЛУ операнды поступают в последовательном коде (побитно), т.е. они являются одноразрядными. Недостатком последовательных АЛУ является низкое быстродействие, достоинством - простота реализации. В параллельных АЛУ операнды поступают в параллельном коде в виде 8-, 16-, 32- х и т.д. разрядных слов. Операция производится одновременно над всеми битами слова.

По структуре АЛУ делятся на АЛУ с непосредственными связями и АЛУ с магистральной структурой. В первом типе межрегистровые связи внутри АЛУ осуществляются непосредственно друг с другом; во втором - обмен между регистрами осуществляется через общую шину.

По способу организации работы различают асинхронные и синхронные АЛУ. В асинхронных АЛУ определяется момент окончания текущей операции, после чего может начинаться следующая операция. В синхронных АЛУ на выполнение любых операций отводится фиксированный интервал времени, независимо от того, какая операция выполняется- “короткая” (сложение, вычитание) или “длинная” (умножение, деление и др.). Первый тип АЛУ более быстродействующий, чем второй.

По характеру использования элементов и узлов АЛУ делятся на блочные и многофункциональные. В блочных АЛУ для каждого типа операции применяют специализированный блок обработки, например, блок умножения, блок деления, блок сложения - вычитания, блок логических операций, блок десятичной арифметики, блок арифметики с плавающей точкой и т.д. В многофункциональных АЛУ для выполнения всех типов операций используется один блок, выполняющий все виды операций. В блочных АЛУ быстродействие выше, поскольку каждый блок может выполнить операции параллельно с операциями в других блоках. Однако затраты оборудования при этом возрастают. В многофункциональных АЛУ используется общее оборудование для выполнения различных типов операций. Параллелизм при выполнении операций в многофункциональных АЛУ невозможен, поэтому их быстродействие невысокое, но затраты оборудования минимальны.

 

– Конец работы –

Эта тема принадлежит разделу:

Организация ЭВМ и систем

Содержание.. общие сведения о ЭВМ этапы развития ЭВМ характеристики ЭВМ..

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Декомпозиция процессора на УА и ОУ

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Этапы развития ЭВМ
Идея использования программного управления для по­строения устройств, автоматически выполняющих арифмети­ческие вычисления, была впервые высказана английским мате­матиком Ч. Бэббиджем в 1833 г. Одн

Характеристики ЭВМ
Важнейшими характеристиками ЭВМ являются быстродействие и производительность. Эти характеристики тесно связаны. Быстродействие характеризуется числом команд, выполняемых ЭВМ за одну секунду. Быстро

Обобщенная структура ЭВМ
  Обобщенная структура ЭВМ приведена на рисунке 1.4.1. В состав ЭВМ входят: запоминающие устройства (ЗУ), процессор, устройства ввода и вывода (УВВ). Процессор предназначен д

Структура ЭВМ на основе общей шины
  При организации ЭВМ на основе общей шины (ОШ) взаимодействие между ее устройствами осуществляется через общую шину, к которой подключены все устройства, входящие в состав ЭВМ.

Структура ЭВМ на основе множества шин
По такому принципу построены современные компьютеры. На рисунке 1.4.3.1 показана 2-х шинная структура ЭВМ, в которой выделена одна шина для памяти, а вторая шина используется для подключения устрой

Принцип программного управления
Принцип программного управления заключается в том, что алгоритм вычислений (например, вычисление некоторого выражения) представляется в виде упорядоченной последовательности команд, преобразующих и

Принцип хранимой в памяти программы
Принцип хранимой в памяти программы был предложен Дж. фон Нейманом в 1945 году. Этот принцип стал основой современных машин. В соответствии с этим принципом команды хранятся в памяти, также как и д

Обобщенный формат команд
Команды в ЦВМ могут быть одноадресными, двухадресными и трехадресными (в машинах с так называемой естественной адресацией команд). Формат одноадресной команды следующий:

Процессоры с принудительным порядком выполнения команд
Упрощенная структура процессора с принудительной адресацией команд приведена на рисунке 2.4.1. Рису

Процессоры с естественной адресацией команд
Упрощенная структура процессора с естественной адресацией команд приведена на рисунке 2.4.2. Рисуно

Прямая адресация
    При прямой адресации

Регистровая адресация
    Регистровая адресация

Косвенная адресация
  При косвенной адресации в адресной части команды указывается адрес ячейки памяти, в которой находится адрес операнда (косвенная адресация - это адресация адреса). Косвенный

Непосредственная адресация
В поле адреса команды находится не адрес, а сам операнд. В отличие от других типов адресации, при выполнении команд с непосредственной адресацией отсутствует дополнительный цикл обращения в память

Относительная (базовая) адресация
Адрес операнда определяется как сумма содержимого адресного поля команды и некоторого числа, называемого базовым адресом. Базовый адрес является косвенным. Для указания его адреса в команде предусм

Индексная (автоинкрементная или автодекрементная) адресация
При обработке больших массивов данных, выбираемых последовательно друг за другом, нет смысла каждый раз обращаться в память за новым адресом.Для этого достаточно автоматически менять содержимое спе

ОЗУ с произвольным доступом
  В оперативных ЗУ с произвольным доступом (Random Access Memory - RAM) запись или чтение осуществляется по адресу, указанному регистром адреса (РА). Информация, необходимая дл

Организация динамической памяти
Структура микросхем динамической памяти (DRAM) в целом близка к структуре микросхем статической памяти. Однако для уменьшения количества выводов в микросхемах динамической памяти используетс

Особенности микросхем синхронной динамической памяти
Описанная динамическая память управляется в асинхронном ре­жиме. Она тактируется только управляющими сигналами RAS и CAS и момент готовности микросхемы к обмену информацией с процессо

Основные характеристики ЗУ
1. Емкость памяти. Является важнейшей характеристикой ЗУ любого типа. Она определяет максимальное количество информации, которое может в ней храниться. Емкость может измеряться в битах, байтах или

ОЗУ магазинного типа (стековая память)
  Cтековая память широко используется в ЭВМ для запоминания содержимого регистров процессора (контекста прерываемой программы), при обработке запросов на прерывания и вызове подпрогра

Ассоциативные ЗУ
Всовременных вычислительных системах широкоиспользуются операция поиска информации. При использовании обычной памяти с адресным принципом доступа к данным эта операция занимает много времени, поско

Обобщенные структуры процессоров с непосредственными и магистральными связями
Основными функциями процессора являются: - организация обращений в ОП за командами и операндами; - дешифрация и выполнение команд; - инициация работы периферийных устройс

АЛУ для сложения и вычитания чисел с фиксированной запятой
Операция сложения в АЛУ обычно сводится к арифметическому сложению кодов чисел путём применения инверсных кодов - дополнительного или обратного для представления отрицательных чисел. Обратный код и

Методы ускорения умножения
Методы ускорения умножения делятся на аппаратурные и логические. Как те, так и другие требуют дополнительных затрат оборудования. При использовании аппаратурных методов дополнительные затраты обору

Особенности операций десятичной арифметики
Арифметические операции над десятичными числами (сло­жение, вычитание, умножение, деление) выполняются аналогич­но операциям над целыми двоичными числами. Основой АЛУ десятичной арифметики является

Аппаратные УУ
Управляющие устройства с жесткой логикой представляют собой логические схемы, вырабатывающие распределенные во времени управляющие сигналы. В отличие от управляющих устройств с хранимой в памяти ло

Микропрограммные УУ
Альтернативой аппаратного способа реализации УУ является микро­программное управление, согласно которому сигналы генерируются программой, подобной программе, написанной на машинном языке для ЭВМ. Э

Рабочий цикл процессора
Функционирование процессора состоит из повторяющихся рабочих циклов, каждый из которых соответствует выполнению либо целой команды, либо её части. Завершив рабочий цикл процессор переходит к выполн

Понятие о слове состояния процессора
В ходе функционирования процессора постоянно меняется состояние его внутренних регистров. Сигнал “Запрос на прерывание”, а также команда “Вызов подпрограммы” приводят к прекращению выполнения основ

Процедура выполнения команд перехода (условного и безусловного)
При естественной адресации адрес следующей команды получается из адреса выполняемой команды увеличением его на шаг адресации (1, 2, 4 и т.д. в зависимости от количества байт в команде). Производитс

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги